Trong một nhà máy bán dẫn, mọi khoản đầu tư vào độ sạch cuối cùng đều bị quy về một con số duy nhất: năng suất — tỉ lệ chip còn dùng được trên mỗi tấm wafer. Giữa “nồng độ hạt trong không khí” và “năng suất” có một đại lượng trung gian mà người làm phòng sạch ít khi gặp nhưng người làm quy trình dùng hằng ngày: mật độ lỗi D₀, số khuyết tật gây hỏng trên một đơn vị diện tích. Bài viết giải thích D₀ là gì, ba mô hình năng suất cổ điển quy nó thành phần trăm ra sao, vì sao cùng một D₀ lại cho hai kết quả kinh tế hoàn toàn khác nhau khi kích thước chip thay đổi — và quan trọng không kém, vì sao không có công thức nào quy thẳng số đếm hạt của phòng sạch thành D₀.
Nội dung chính
- D₀ là gì và nó không phải là gì
- Ba mô hình năng suất và lý do chúng khác nhau
- Tính thử trên một tấm wafer 300 mm
- Vách núi năng suất: vì sao chip lớn đắt hơn nhiều lần
- Khuyết tật không rải đều, và điều đó cứu năng suất
- Từ một hạt bụi tới một khuyết tật: ba lần lọc
- Vậy dữ liệu đếm hạt dùng để làm gì
- Câu hỏi thường gặp
D₀ là gì và nó không phải là gì
D₀ là mật độ khuyết tật gây hỏng, đơn vị thường dùng là số khuyết tật trên centimét vuông. Chữ “gây hỏng” là phần quan trọng nhất của định nghĩa: nó chỉ đếm những khuyết tật đủ để làm một con chip không hoạt động, chứ không đếm mọi hạt bụi rơi lên wafer.
Ba điều cần nói rõ ngay, vì cả ba đều hay bị hiểu sai:
D₀ là một đại lượng tổng hợp. Nó gộp mọi cơ chế gây khuyết tật: hạt lạ rơi lên bề mặt, lỗi in quang, lỗi khắc, lỗi lắng màng, tạp chất kim loại, lỗi tinh thể trong đế. Hạt bụi chỉ là một trong nhiều số hạng. Cải thiện phòng sạch chỉ tác động lên đúng số hạng đó.
D₀ được đo trên wafer, không đo trong không khí. Nó đến từ hệ soi khuyết tật quét bề mặt wafer sau từng bước công nghệ, và từ kết quả kiểm tra điện ở cuối chuỗi. Không có máy đếm hạt không khí nào cho ra D₀.
D₀ gắn với một nút công nghệ cụ thể. Cùng một hạt 50 nm là vô hại ở nút 130 nm và là án tử ở nút 5 nm. Vì vậy con số D₀ chỉ có nghĩa khi đi kèm nút công nghệ, lớp mặt nạ và thời điểm.
Ba mô hình năng suất và lý do chúng khác nhau
Bài toán chuyển từ D₀ sang năng suất là bài toán xác suất: một con chip có diện tích A sống sót khi không có khuyết tật gây hỏng nào rơi vào nó. Ba mô hình cổ điển khác nhau ở giả định về cách khuyết tật phân bố trên tấm wafer.
| Mô hình | Công thức | Giả định về phân bố khuyết tật |
|---|---|---|
| Poisson | Y = e−A·D₀ | Khuyết tật rơi hoàn toàn ngẫu nhiên và độc lập, mật độ đồng đều trên toàn wafer |
| Murphy | Y = [(1 − e−A·D₀) / (A·D₀)]² | Mật độ khuyết tật tự nó biến thiên giữa các wafer và các lô, theo một phân bố tam giác |
| Seeds | Y = 1 / (1 + A·D₀) | Mật độ biến thiên mạnh theo phân bố mũ — trường hợp bi quan nhất về độ đồng đều |
| Nhị thức âm | Y = (1 + A·D₀/α)−α | Có thông số vón cụm α: α nhỏ nghĩa là khuyết tật vón cụm mạnh; α → ∞ trở về Poisson |
Điểm mấu chốt: cả bốn công thức đều chỉ chứa tích A·D₀, tức là số khuyết tật kỳ vọng trên mỗi con chip. Diện tích và mật độ hoàn toàn có thể đánh đổi cho nhau trong mô hình. Khi A·D₀ nhỏ, bốn công thức cho kết quả gần như trùng nhau; khi A·D₀ tiến tới 1 và lớn hơn, chúng tách xa nhau rất nhanh. Đây chính là lý do một cuộc tranh luận về “dùng mô hình nào” hoàn toàn vô hại với chip nhỏ và trở thành tranh luận hàng triệu đô với chip lớn.
Tính thử trên một tấm wafer 300 mm
Một tấm wafer 300 mm có diện tích π·150² ≈ 70.686 mm². Số chip thô cắt ra được ước lượng bằng công thức quen thuộc trừ hao mép:
N ≈ π·(D/2)² / A − π·D / √(2A)
Với chip 100 mm² (10 × 10 mm) ta được N ≈ 640 chip; với chip 800 mm² — cỡ một bộ tăng tốc tính toán hiện đại — chỉ còn N ≈ 64 chip. Lấy D₀ = 0,1 khuyết tật/cm², một con số hợp lý cho một quy trình đã chín, và tính năng suất theo cả bốn mô hình:
| Chip | A (cm²) | A·D₀ | Poisson | Murphy | Seeds | Nhị thức âm (α = 2) |
|---|---|---|---|---|---|---|
| 100 mm² | 1,0 | 0,10 | 90,5% | 90,6% | 90,9% | 90,7% |
| 800 mm² | 8,0 | 0,80 | 44,9% | 47,4% | 55,6% | 51,0% |
Với chip nhỏ, bốn mô hình chênh nhau trong khoảng nửa điểm phần trăm — chọn mô hình nào cũng được. Với chip lớn, chúng trải từ 44,9% tới 55,6%: một khoảng hơn mười điểm phần trăm, tương đương khoảng bảy con chip trên mỗi tấm wafer, chỉ do đổi giả định thống kê chứ không do đổi bất cứ thứ gì trong nhà máy.
Vách núi năng suất: vì sao chip lớn đắt hơn nhiều lần
Câu hỏi thực tế hơn: nếu độ sạch xấu đi và D₀ tăng gấp đôi, từ 0,1 lên 0,2 khuyết tật/cm², thì mất bao nhiêu? Dùng mô hình Murphy cho cả hai kích thước chip:
| Chip | Chip thô / wafer | Năng suất ở D₀ = 0,1 | Chip tốt | Năng suất ở D₀ = 0,2 | Chip tốt | Mất đi |
|---|---|---|---|---|---|---|
| 100 mm² | 640 | 90,6% | ≈ 580 | 82,2% | ≈ 526 | 54 chip (−9,3%) |
| 800 mm² | 64 | 47,4% | ≈ 30 | 24,9% | ≈ 16 | 14 chip (−47%) |
Cùng một sự cố nhiễm bẩn, cùng một mức tăng D₀, nhưng dòng sản phẩm chip nhỏ mất chưa tới một phần mười sản lượng còn dòng chip lớn mất gần một nửa. Đây là hệ quả trực tiếp của hàm mũ: khi A·D₀ còn nhỏ hơn nhiều so với 1, năng suất giảm gần như tuyến tính; khi A·D₀ vượt qua 1, mỗi mức tăng nhỏ của D₀ đều bị nhân lên.
Ba hệ quả thực tế cho việc hoạch định kiểm soát nhiễm bẩn:
- Giá trị của mỗi đồng chi cho độ sạch không cố định. Nó tỉ lệ với diện tích chip mà nhà máy đang chạy. Một dự toán kiểm soát nhiễm bẩn sao chép từ một nhà máy khác chỉ đúng nếu hai nhà máy làm chip cùng cỡ.
- Xu hướng ngành đang đẩy theo chiều bất lợi. Chip cho tính toán hiệu năng cao ngày càng lớn, tiến gần giới hạn trường in quang, nên A tăng trong khi yêu cầu về D₀ vẫn phải giảm theo nút công nghệ.
- Đây cũng là lý do kinh tế của việc chia nhỏ chip. Chia một thiết kế lớn thành nhiều mảnh nhỏ rồi ghép lại bằng công nghệ đóng gói tiên tiến đưa từng mảnh trở về vùng A·D₀ nhỏ, nơi năng suất còn cao — đổi lại là rủi ro nhiễm bẩn dịch chuyển sang công đoạn đóng gói.
Khuyết tật không rải đều, và điều đó cứu năng suất
Một chi tiết dễ bị đọc ngược. Nhìn bảng đầu tiên sẽ thấy Poisson luôn cho kết quả thấp nhất ở cùng một A·D₀, còn các mô hình giả định mật độ biến thiên lại cho kết quả cao hơn. Nghe có vẻ nghịch lý: sao khuyết tật vón cụm lại tốt hơn khuyết tật rải đều?
Lý do là số khuyết tật trung bình được giữ nguyên trong cả hai trường hợp. Nếu khuyết tật vón lại, chúng dồn vào một số ít con chip — những con đó chết vì hai, ba khuyết tật thay vì một, nhưng chết cũng chỉ là chết một lần. Đổi lại, phần lớn diện tích wafer còn lại sạch hơn so với trường hợp rải đều. Tổng số chip sống sót vì thế cao hơn.
Điều này có ý nghĩa vận hành cụ thể: bản đồ khuyết tật quan trọng ngang với con số trung bình. Hai wafer có cùng D₀ nhưng một wafer bị một vệt lớn ở rìa còn wafer kia bị rải đều toàn bề mặt sẽ cho hai năng suất khác nhau và, quan trọng hơn, chỉ về hai nguyên nhân khác nhau. Một vệt tập trung thường chỉ về một thiết bị, một khâu kẹp giữ, một điểm rò cụ thể. Một nền rải đều thường chỉ về môi trường: khí công nghệ, hoá chất, hoặc chính không khí phòng sạch.
Từ một hạt bụi tới một khuyết tật: ba lần lọc
Đây là chỗ cần cẩn thận nhất, vì đây là chỗ hay bị rút gọn thành một công thức không tồn tại. Một hạt lơ lửng trong không khí phòng sạch phải qua ba bước mới trở thành một khuyết tật gây hỏng:
- Lắng đọng. Hạt phải rơi được lên bề mặt wafer đang phơi. Xác suất này phụ thuộc vào cỡ hạt, vào dòng khí một chiều, vào tĩnh điện, và vào việc wafer có đang nằm trong một khoang kín hay không. Phần lớn diện tích wafer trong một fab hiện đại nằm trong khoang kín gần như suốt thời gian.
- Đủ lớn và đúng chỗ. Hạt phải lớn so với kích thước chi tiết mạch và phải nằm đúng chỗ có mạch. Một hạt trên đường cắt giữa hai chip không gây hại gì.
- Gây hỏng chức năng. Ngay cả khuyết tật nằm trên mạch cũng chưa chắc làm chip chết; nhiều thiết kế có dự phòng, đặc biệt là bộ nhớ với hàng và cột dự phòng.
Tỉ lệ sống sót qua cả ba bước thay đổi theo từng nhà máy, từng lớp công nghệ và từng thiết kế. Vì vậy không có hệ số quy đổi phổ quát từ hạt/m³ sang khuyết tật/cm², và bất kỳ tài liệu nào đưa ra một hệ số như vậy mà không nói rõ nó được rút ra từ dữ liệu của nhà máy nào đều nên bị nghi ngờ. Quan hệ giữa hai đại lượng là quan hệ thực nghiệm, xây dựng bằng cách đối chiếu dữ liệu môi trường với dữ liệu soi khuyết tật của chính nhà máy đó, qua nhiều tháng.
Vậy dữ liệu đếm hạt dùng để làm gì
Nếu không quy được thành D₀, dữ liệu môi trường có giá trị ở đâu? Ở ba chỗ, và cả ba đều là chỗ mà dữ liệu soi wafer không thay thế được.
Thứ nhất: nhanh hơn nhiều bậc. Kết quả soi khuyết tật đến sau khi wafer đã đi qua công đoạn; kết quả kiểm tra điện đến sau nhiều tuần. Dữ liệu hạt đến trong vài giây. Khi một bộ lọc bắt đầu hỏng hay một khoang thiết bị bắt đầu phát hạt, hệ giám sát liên tục là thứ duy nhất báo trước khi số wafer bị ảnh hưởng còn đếm được trên đầu ngón tay. Đó là toàn bộ giá trị của một hệ giám sát liên tục như cảm biến đếm hạt Airnet II 201-4 nối vào một nền tảng giám sát tập trung.
Thứ hai: khoanh vùng nguyên nhân. Dữ liệu soi wafer cho biết có khuyết tật và ở đâu trên wafer; nó không cho biết khuyết tật đến từ đâu trong nhà máy. Ghép bản đồ khuyết tật với chuỗi thời gian của các điểm giám sát môi trường là cách thu hẹp danh sách nghi phạm từ vài chục thiết bị xuống vài cái.
Thứ ba: kiểm soát những dòng vật chất chạm thẳng vào wafer. Không khí phòng chỉ là một trong bốn dòng vật chất tiếp xúc bề mặt wafer; ba dòng còn lại — nước siêu tinh khiết, hoá chất ướt và khí công nghệ — thường ở gần bề mặt hơn và ở áp lực cao hơn. Với dòng nước, phép đo tương ứng là đếm hạt trong nước bằng thiết bị như máy đếm hạt Ultra DI 20 Plus; với dòng khí công nghệ, phép đo diễn ra ngay tại áp suất đường ống. Một chương trình chỉ giám sát không khí phòng mà bỏ ba dòng kia là một chương trình chỉ nhìn vào một phần tư vấn đề.
Nói cách khác: dữ liệu đếm hạt không phải là đầu vào của công thức năng suất. Nó là hệ thống cảnh báo sớm bảo vệ các giả định mà công thức đó dựa lên — rằng D₀ vẫn đang nằm ở mức mà kế hoạch kinh doanh đã tính.
Cần dựng chương trình giám sát hạt cho nhà máy bán dẫn hoặc điện tử?Techmaster Electronics là nhà phân phối uỷ quyền của Particle Measuring Systems tại Việt Nam, có phòng thí nghiệm hiệu chuẩn được ANAB (Hoa Kỳ) công nhận theo ISO/IEC 17025. Đội kỹ thuật hỗ trợ bố trí điểm giám sát theo bản đồ rủi ro của từng công đoạn, ghép dữ liệu môi trường với dữ liệu soi khuyết tật, và mở rộng chương trình sang nước siêu tinh khiết, hoá chất ướt và khí công nghệ.
Câu hỏi thường gặp
Nên dùng mô hình năng suất nào?
Với A·D₀ nhỏ hơn khoảng 0,3 thì chọn mô hình nào cũng cho kết quả gần như nhau, và Poisson là lựa chọn đơn giản nhất. Khi A·D₀ tiến tới 1 trở lên — chip lớn hoặc quy trình chưa chín — thì Poisson trở nên bi quan quá mức vì nó bỏ qua hiện tượng vón cụm. Thực hành phổ biến trong ngành là dùng mô hình nhị thức âm và khớp thông số vón cụm α với dữ liệu lịch sử của chính nhà máy, thay vì chọn một công thức cố định.
D₀ bao nhiêu thì gọi là tốt?
Không có một con số chung, vì D₀ chỉ có nghĩa khi đi kèm nút công nghệ, lớp mặt nạ và ngưỡng cỡ khuyết tật của hệ soi. So sánh D₀ của hai nhà máy khác nút công nghệ là so sánh vô nghĩa. Cách dùng đúng của D₀ là so chính nhà máy đó với chính nó theo thời gian, và so giữa các dòng sản phẩm trong cùng nhà máy.
Nếu cải thiện cấp sạch phòng thì D₀ giảm bao nhiêu?
Không trả lời được bằng lý thuyết, chỉ trả lời được bằng dữ liệu của chính nhà máy. Lý do là hạt trong không khí phòng chỉ đóng góp một phần vào D₀, và phần đó thay đổi rất nhiều theo mức độ tự động hoá và theo tỉ lệ thời gian wafer nằm trong khoang kín. Ở một fab hiện đại có khoang kín và vận chuyển tự động, không khí phòng chung thường đóng góp ít hơn nhiều so với môi trường vi mô bên trong thiết bị.
Chip lớn thì luôn kém kinh tế hơn chip nhỏ à?
Về mặt năng suất thuần tuý thì đúng, và bảng trong bài cho thấy khoảng cách đó lớn tới mức nào. Nhưng chip lớn tồn tại vì lý do khác: hiệu năng, băng thông và độ trễ giữa các khối chức năng. Bài toán thật là bài toán đánh đổi, và đó chính là động lực kinh tế của xu hướng chia một thiết kế lớn thành nhiều mảnh nhỏ rồi ghép lại — mỗi mảnh trở về vùng năng suất cao, đổi lấy độ phức tạp và rủi ro nhiễm bẩn ở công đoạn ghép.
Nhà máy đóng gói và kiểm thử có bài toán D₀ không?
Có, nhưng dưới dạng khác. Ở công đoạn đóng gói, thứ tương đương với D₀ là tỉ lệ lỗi mối nối và lỗi bám dính trên mỗi đơn vị diện tích tiếp xúc, và cơ chế gây lỗi thường là hạt lớn hơn nhiều so với trong công đoạn chế tạo mặt trước. Yêu cầu về cấp sạch phòng vì thế thường thấp hơn, nhưng yêu cầu về kiểm soát hạt lớn tại chỗ — ngay tại đầu gắn chip, ngay tại khay tải — lại chặt hơn.
