Nhà sản xuất chip không phát hành mô hình cho con IC bạn đang dùng. Hoặc có phát hành, nhưng bản mô hình lấy từ silicon đời trước và mô phỏng cho ra giản đồ mắt đẹp hơn kết quả đo thật hai mươi phần trăm. Hai tình huống này dẫn tới cùng một việc: trích mô hình IBIS từ dữ liệu bạn tự có. Bài này trình bày mô hình IBIS thật sự mô tả cái gì, quy trình trích từ phòng đo cùng các bẫy ký sinh đi kèm, và — quan trọng không kém — ranh giới mà mô hình hành vi này hết tác dụng.
Khi nào cần tự trích và khi nào không nên
Trích mô hình tốn thời gian, nên hãy loại trừ trước. Không cần tự trích khi nhà sản xuất có mô hình đúng mã linh kiện, đúng bản sửa đổi silicon, và bạn kiểm chứng được nó khớp với một phép đo tham chiếu. Nên tự trích khi rơi vào một trong bốn tình huống: không có mô hình nào cả; mô hình thiếu góc nhiệt độ hoặc góc điện áp mà thiết kế phải chạy tới; mô phỏng lệch rõ rệt so với đo thật và bạn cần biết vì sao; hoặc bạn cần mô hình của cả tuyến gồm bộ đệm cộng vỏ và kết nối để so sánh nhiều phương án bố trí.
Mô hình IBIS mô tả cái gì: bốn bảng V-I và hai bảng V-t
IBIS là mô hình hành vi, không phải mô hình vật lý. Nó không mô tả transistor; nó mô tả bộ đệm nhìn từ chân ra ngoài bằng một tập đường cong V-I đo được, đủ để công cụ mô phỏng bộ đệm tái dựng dạng sóng mà không cần biết mạch bên trong. Một tệp IBIS gồm ba phần: thông tin chung về tệp và linh kiện; tên linh kiện, sơ đồ chân và ánh xạ chân sang bộ đệm; và mô tả hành vi của từng thiết kế bộ đệm khác nhau trong linh kiện đó.
Phần hành vi của một bộ đệm đơn cực xoay quanh bốn bảng dòng–áp:
- [Pullup] — đặc tuyến khi ngõ ra ở mức logic cao.
- [Pulldown] — đặc tuyến khi ngõ ra ở mức logic thấp.
- [POWER Clamp] và [GND Clamp] — đặc tuyến của các diode bảo vệ, tồn tại song song với phần dẫn của bộ đệm và vẫn có mặt ngay cả khi ngõ ra ở trạng thái tổng trở cao.
Hai quy ước tham chiếu phải nhớ vì đây là nguồn sai sót phổ biến nhất: [Pullup] và [POWER Clamp] lấy mốc theo Vcc, còn [Pulldown] và [GND Clamp] lấy mốc theo đất cục bộ của bộ đệm. Trộn lẫn hai mốc này sẽ tạo ra một mô hình chạy được nhưng sai hoàn toàn ở vùng quá xung.
Phạm vi quét cũng không phải tuỳ ý. Tài liệu IBIS Modeling Cookbook của IBIS Open Forum quy định quét nguồn áp độc lập tại nút ngõ ra trong dải từ −Vcc đến 2×Vcc trong khi ghi dòng chảy vào bộ đệm. Dải rộng gấp ba lần dải làm việc này tồn tại để mô phỏng còn đúng khi phản xạ trên đường truyền đẩy điện áp vọt ra ngoài hai thanh nguồn.
Phần chuyển mạch được mô tả bằng các bảng điện áp theo thời gian cho sườn lên và sườn xuống, cùng từ khoá [Ramp] ghi tốc độ biến thiên dưới dạng tỉ số dV/dt. Ở đây có một định nghĩa dễ hiểu nhầm: dV trong [Ramp] không phải biên độ đầy đủ khi không tải, mà là biên độ từ 20% đến 80% khi bộ đệm lái vào tải quy định — mặc định là 50 Ω. Với bộ đệm CMOS, tải này được nối tới điện áp khai báo trong [Voltage Range] cho sườn xuống, và nối xuống đất cho sườn lên.
Trích từ phòng đo: thiết bị, đồ gá và bẫy ký sinh vỏ
Khi không có netlist SPICE của bộ đệm, dữ liệu phải lấy từ linh kiện thật. Bộ đồ nghề tối thiểu theo Cookbook gồm: một nguồn lập trình được có ngõ ra thả nổi và có khả năng vừa cấp vừa hút dòng trong khi giữ đúng điện áp; một máy vẽ đặc tuyến; một máy hiện sóng số có băng thông phù hợp; một đầu dò điện dung thấp, ví dụ đầu dò FET; đồ gá riêng cho phép đo dòng–áp; bo mạch hoặc đồ gá riêng cho phép đo điện áp theo thời gian; và nếu có, một tấm nhiệt điện để khống chế nhiệt độ die.
Bốn điểm kỹ thuật quyết định chất lượng dữ liệu:
Một, tách diode ra khỏi transistor. Khi vẽ đặc tuyến một ngõ ra ba trạng thái, bảng thu được chứa cả đặc tuyến transistor lẫn đặc tuyến diode. Muốn có riêng bảng diode, hãy đặt ngõ ra ở trạng thái tổng trở cao rồi vẽ lại. Cookbook cũng cảnh báo bộ đệm có hồi tiếp trễ theo thời gian sẽ cho kết quả sai.
Hai, mắc mốc đo cho đúng. Để lấy dữ liệu [Pullup] và [POWER Clamp] theo mốc Vcc, nối đầu tham chiếu của máy vẽ đặc tuyến vào chân Vcc của linh kiện rồi quét theo chiều âm; nguồn phải thả nổi và không được có đường đất vòng về qua dây nguồn xoay chiều. Với [Pulldown] và các bảng diode chuẩn, nối đầu tham chiếu vào đất của linh kiện và quét theo chiều dương.
Ba, quét chậm và trừ ký sinh vỏ. Ký sinh của vỏ và trên die — đặc biệt là thành phần điện trở — làm méo dữ liệu dòng–áp đo tại chân so với hành vi tại pad của die mà mô hình IBIS mô tả. Hãy quét đủ chậm để loại ảnh hưởng của các phần tử phản kháng, và ước lượng điện trở vỏ để tính vào. Tương tự, nhiệt độ đo ở mặt vỏ không phản ánh nhiệt độ die.
Bốn, dữ liệu V-t không được chứa thông tin vỏ. Ký sinh vỏ được khai báo riêng ở phần mô tả linh kiện; nếu nó đã nằm sẵn trong bảng V-t thì mô phỏng sẽ tính hai lần. Đây chính là lỗi mà Cookbook gọi là “double-counting” và liệt vào một trong bốn bước kiểm tra bắt buộc khi chuyển dữ liệu sang định dạng IBIS.
Cũng cần lường trước rằng máy vẽ đặc tuyến có thể không quét hết dải −Vcc đến 2×Vcc; khi đó người dựng mô hình phải ngoại suy bảng ra tới dải yêu cầu, và phải ghi rõ phần nào là ngoại suy.
C_comp: đại lượng nhỏ nhưng quyết định độ chính xác sườn
C_comp là điện dung của bộ đệm, và định nghĩa của nó rất hẹp: chỉ gồm điện dung của các transistor, pad trên die và phần kết nối trên die của riêng bộ đệm đó — không bao gồm điện dung của vỏ.
Cookbook nêu bốn cách lấy C_comp: phân tích quét tần số hoặc phân tích xoay chiều trên bộ đệm; đặt tải điện trở ở ngõ ra rồi tính hằng số thời gian nạp hoặc xả; lái pad bằng nguồn áp quá độ rồi lấy dòng nguồn chia cho dV/dt; hoặc đặt tải điện trở và điện cảm để tạo mạch cộng hưởng với C_comp rồi tìm tần số cộng hưởng. Với cách thứ nhất, công thức là C_comp = −Im(I_AC) / (2πf·V_AC), trong đó dấu âm xuất phát từ quy ước IBIS coi dòng chảy vào linh kiện là dương.
Hai lưu ý thực hành. Thứ nhất, điện dung của phần lớn bộ đệm thay đổi theo cả tần số lẫn điện áp phân cực, nên hãy quét cả hai biến rồi chọn giá trị ứng với tần số làm việc và điểm phân cực nhiều khả năng nhất. Thứ hai, từ IBIS 4.0 trở đi có thêm bốn tham số con — C_comp_pullup, C_comp_pulldown, C_comp_power_clamp và C_comp_gnd_clamp — mô tả điện dung giữa pad và từng thanh tham chiếu. Việc tách C_comp thành bốn phần này rất quan trọng cho phân tích mạng phân phối nguồn, vì nó quyết định dòng chuyển mạch chảy về thanh nào.
Ba góc typ/min/max và quy tắc sắp xếp dễ nhầm
Mọi bảng dòng–áp và dữ liệu chuyển mạch đều có ba cột: điển hình, tối thiểu, tối đa. [Voltage Range] khai báo dải mà Vcc được thay đổi để lấy ba góc đó, và cũng cung cấp giá trị tham chiếu mặc định cho các bảng [Pullup] và [POWER Clamp].
Điểm dễ nhầm nằm ở [Temperature Range]: nhiệt độ ghi trong cột “tối thiểu” là nhiệt độ tại đó lấy dữ liệu yếu nhất, sườn chậm nhất, chứ không phải nhiệt độ thấp nhất. Nếu dữ liệu yếu nhất được lấy ở 85 °C và dữ liệu mạnh nhất ở 0 °C thì cột tối thiểu ghi 85 và cột tối đa ghi 0. Với CMOS, hành vi yếu và chậm thường xuất hiện ở nhiệt độ cao; với bộ đệm dùng transistor lưỡng cực thì ngược lại. Nếu không khai báo, dải mặc định được hiểu là 0, 50 và 100 °C. Riêng C_comp thì theo quy tắc khác hẳn: giá trị lớn nhất về mặt số nằm ở cột “max”, và các góc C_comp không nhất thiết tương ứng với góc của dữ liệu dòng–áp.
Giới hạn của IBIS: chỗ mô hình hành vi hết tác dụng
IBIS mô tả một bộ đệm đơn lẻ nhìn từ pad. Bốn giới hạn đi kèm cần được nêu rõ với người dùng mô hình. Thứ nhất, khai báo ký sinh vỏ ở mức tập trung dạng R-L-C mất dần độ trung thực khi tần số lên cao — ở dải đó, một mô hình dựa trên tham số S hoặc mô phỏng điện từ ba chiều mới mô tả đúng vỏ và đoạn kết nối, chủ đề được bàn trong bài mô phỏng điện từ 3D cho gói linh kiện và PCB tốc độ cao. Thứ hai, hiệu ứng nhiều ngõ ra chuyển mạch đồng thời kéo sụt thanh nguồn không nằm trong bốn bảng V-I; muốn nắm được nó phải ghép mô hình mạng phân phối nguồn và dùng các tham số con của C_comp. Thứ ba, các bộ thu phát tốc độ cao có cân bằng thích ứng không thể mô tả bằng bảng V-t tĩnh — đó là lý do tồn tại nhánh mở rộng IBIS-AMI. Thứ tư, mọi bảng đều tĩnh theo lịch sử tín hiệu, nên hiệu ứng phụ thuộc mẫu bit bên trong bộ đệm không được biểu diễn.
Chọn thiết bị Keysight cho luồng trích mô hình IBIS
Mặt trước Keysight N5227B với bốn cổng đo và màn hình biểu đồ Smith.
Luồng công việc cần hai loại số liệu: đặc tuyến dòng–áp tĩnh của bộ đệm, và mô tả tần số của vỏ cùng đoạn kết nối.
Cho phần dòng–áp, nguồn-đo SMU Keysight B2901A đáp ứng đúng yêu cầu về nguồn thả nổi vừa cấp vừa hút dòng: dải nguồn tới 210 V và 3 A một chiều, độ phân giải đo tới 100 fA và 100 nV — đủ để quét chậm toàn dải −Vcc đến 2×Vcc mà vẫn phân giải được phần dòng rò của các diode kẹp ở vùng chưa dẫn.
Cho phần vỏ và kết nối, máy phân tích mạng Keysight N5227B dòng PNA đo tham số S tới 67 GHz với cấu hình 2 hoặc 4 cổng, đủ trần tần số để mô tả vỏ ở mức hài bậc cao của các sườn nhanh nhất hiện nay. Khi bài toán chỉ nằm dưới vài chục gigahertz và ưu tiên thông lượng của phòng đo, máy phân tích mạng ENA Keysight E5080B phủ từ 9 kHz với các tuỳ chọn 2 hoặc 4 cổng là lựa chọn cân đối hơn. Với cả hai, chất lượng mô hình phụ thuộc vào việc chọn đúng phương pháp hiệu chuẩn và mặt phẳng tham chiếu — xem thêm bài hiệu chuẩn TRL và SOLT.
Kết luận
Trích mô hình IBIS không phải là chuyển số liệu sang đúng cú pháp, mà là bốn việc: lấy dữ liệu ở đúng mốc tham chiếu, quét đủ dải −Vcc đến 2×Vcc, tách bạch phần die khỏi phần vỏ để không tính hai lần, và ghi trung thực điều kiện của từng góc. Làm đủ bốn việc đó thì mô hình dự đoán được. Bỏ qua bất kỳ việc nào thì mô phỏng vẫn chạy, vẫn cho ra giản đồ mắt — chỉ là không liên quan tới mạch thật.
Techmaster Electronics là đại lý uỷ quyền của Keysight tại Việt Nam và vận hành phòng hiệu chuẩn theo ISO/IEC 17025. Nếu bạn cần cấu hình nguồn-đo và máy phân tích mạng cho luồng dựng mô hình, hoặc cần hiệu chuẩn thiết bị để số liệu trích mô hình có chuỗi truy xuất chuẩn, hãy gọi 0908 173 345.
