Đo jitter và eye diagram cho tín hiệu tốc độ cao trên máy hiện sóng Keysight

Khi tốc độ liên kết nối tiếp vượt ngưỡng vài chục gigabit mỗi giây, biên độ tín hiệu hầu như không còn là vấn đề. Cái giết chết liên kết là thời gian. Mỗi cạnh tín hiệu đến sớm hoặc muộn vài picô-giây so với thời điểm lý tưởng, tích tụ đủ nhiều thì bộ thu lấy mẫu nhầm bit. Đó là lý do đo jitter trở thành phép đo bắt buộc trong mọi quy trình xác nhận thiết kế SerDes, PCIe, DDR hay liên kết quang. Bài viết này đi từ định nghĩa, phân rã thành phần, mô hình toán học dùng để ngoại suy tới tỉ lệ lỗi bit rất thấp, cho tới quy trình thực hành và cách chọn thiết bị.

Đo jitter là gì và vì sao eye diagram không đủ

Jitter là độ lệch của các thời điểm chuyển mức thực tế so với vị trí lý tưởng trên trục thời gian. Công cụ trực quan quen thuộc nhất là eye diagram: xếp chồng hàng nghìn chu kỳ bit lên cùng một khung thời gian một đơn vị bit (UI). Phần “mắt” mở ra chính là vùng an toàn để bộ thu lấy mẫu.

Vấn đề là eye diagram chỉ cho bạn thấy những gì đã xảy ra trong số mẫu vừa thu. Một liên kết phải đạt tỉ lệ lỗi bit (BER) 10⁻¹² nghĩa là chấp nhận trung bình một bit sai trên một nghìn tỉ bit. Muốn quan sát trực tiếp mức đó, thiết bị phải truyền khoảng 10/BER bit — theo tài liệu kỹ thuật của Keysight. Riêng phép đo tổng jitter tại BER 10⁻¹² đã mất khoảng 70 phút trên một máy đo tỉ lệ lỗi bit (BERT). Với 10⁻¹⁵ thì con số này lên tới hàng chục ngày. Không ai đủ thời gian làm vậy cho mỗi lần lặp thiết kế.

Lời giải của ngành đo lường là: đo trên tập mẫu vừa phải, phân rã jitter thành các thành phần có bản chất thống kê khác nhau. Rồi ngoại suy về BER mục tiêu bằng một mô hình đã được chuẩn hoá.

Phân rã jitter: RJ, DJ và các thành phần con

Toàn bộ ngành công nghiệp thống nhất tách tổng jitter (TJ) thành hai nhóm có tính chất trái ngược:

• Random jitter (RJ) — jitter ngẫu nhiên, sinh ra từ nhiễu nhiệt, nhiễu shot, nhiễu 1/f trong linh kiện. RJ tuân theo phân bố Gauss, không bị chặn: càng quan sát lâu, biên độ đỉnh-đỉnh càng lớn. Vì vậy RJ chỉ được đặc trưng bằng giá trị hiệu dụng σ (rms), không bao giờ bằng giá trị đỉnh-đỉnh.
• Deterministic jitter (DJ) — jitter tất định, sinh ra từ cơ chế lặp lại được và bị chặn trong một khoảng hữu hạn. DJ đo được bằng giá trị đỉnh-đỉnh.

DJ tiếp tục được chia nhỏ theo nguyên nhân vật lý, và đây là phần có giá trị chẩn đoán cao nhất với kỹ sư thiết kế:

• ISI (Inter-Symbol Interference) — méo do băng thông kênh truyền hữu hạn: bit trước chưa kịp ổn định đã sang bit sau. Phụ thuộc mẫu dữ liệu, là thành phần chính của jitter phụ thuộc dữ liệu (DDJ). Nguyên nhân nằm ở suy hao đường truyền, via, connector.
• DCD (Duty Cycle Distortion) — độ rộng bit 1 và bit 0 không bằng nhau, thường do lệch ngưỡng quyết định hoặc mất cân bằng đường lên/xuống của mạch lái.
• PJ (Periodic Jitter) — jitter tuần hoàn, dấu hiệu của xuyên nhiễu từ một nguồn có tần số xác định: nguồn xung, mạch PLL, sóng mang lân cận. Trên phổ jitter nó hiện thành vạch nhọn — rất dễ truy ngược về thủ phạm.
• BUJ (Bounded Uncorrelated Jitter) — jitter bị chặn nhưng không tương quan với dữ liệu, điển hình là xuyên nhiễu từ các làn (lane) lân cận.

Ý nghĩa thực hành: nhìn thấy PJ nổi trội thì đi tìm nguồn xuyên nhiễu tuần hoàn; thấy ISI lớn thì vấn đề nằm ở kênh truyền và cần cân nhắc equalization; thấy RJ cao thì phải soi nguồn cấp và mạch tạo xung nhịp.

Mô hình dual-Dirac và đường cong bathtub

Mô hình được các chuẩn công nghiệp chấp nhận rộng rãi để ngoại suy là dual-Dirac. Ý tưởng: xấp xỉ phân bố DJ bằng hai xung Dirac cách nhau một khoảng cố định DJ(δδ), rồi chập với phân bố Gauss của RJ có độ rộng σ. Khi đó tổng jitter tại một BER bất kỳ được ước lượng bằng công thức trong tài liệu kỹ thuật của Keysight:

TJ(BER) ≅ 2·Q_BER·σ + DJ(δδ)

Trong đó Q_BER là hệ số nhân lấy từ hàm sai số bù, phụ thuộc BER mục tiêu. Bảng giá trị Q_BER theo tài liệu Keysight: 6,4 tại BER 10⁻¹⁰; 6,7 tại 10⁻¹¹; 7,0 tại 10⁻¹²; 7,3 tại 10⁻¹³; 7,6 tại 10⁻¹⁴. Với BER 10⁻¹² thường dùng, hệ số nhân của σ là 2 × 7,0 = 14 — nghĩa là mỗi picô-giây RJ mà bạn giảm được sẽ mở thêm khoảng 14 ps cho mắt tín hiệu. Đây là lý do việc siết RJ có đòn bẩy lớn hơn nhiều so với siết DJ.

Mô hình này dựa trên năm giả định cần được kiểm chứng: jitter tách được thành RJ và DJ; RJ là Gauss và mô tả đủ bằng một tham số σ; DJ có phân bố hữu hạn, bị chặn; DJ được mô hình hoá bằng hai xung Dirac; và jitter là hiện tượng dừng (stationary) theo thời gian. Nếu tín hiệu vi phạm rõ rệt một trong các giả định này — ví dụ có trôi nhiệt chậm làm mất tính dừng — thì kết quả ngoại suy sẽ lệch.

Kết quả ngoại suy được trình bày dưới dạng đường cong bathtub: trục hoành là vị trí lấy mẫu trong UI, trục tung là BER theo thang log. Hai sườn dốc đứng của “bồn tắm” bị chi phối bởi RJ và tuân theo hàm Gauss; đáy phẳng giữa hai sườn chính là cửa sổ thời gian còn mở tại BER mục tiêu. Đọc bề rộng đáy tại mức 10⁻¹² là bạn có ngay biên độ thời gian (timing margin) thực dụng của liên kết.

Quy trình đo jitter thực hành trên máy hiện sóng

Một quy trình lặp lại được thường gồm các bước sau:

Chọn băng thông đủ.

Nguyên tắc phổ biến là băng thông thiết bị nên bao được ít nhất hài bậc ba đến bậc năm của tần số Nyquist tín hiệu. Thiếu băng thông sẽ làm tròn cạnh và báo thấp jitter — sai số nguy hiểm vì nó khiến thiết kế trông đạt trong khi thực tế không đạt.

Kiểm soát jitter nội tại của chính thiết bị đo.

Jitter đọc được là tổng hợp của tín hiệu và của máy. Với phép đo cận biên, phải trừ ảnh hưởng này hoặc chọn thiết bị có sàn jitter thấp hơn hẳn mức cần đo.

Chọn đúng phương pháp khôi phục xung nhịp (clock recovery).

Băng thông vòng và bậc của bộ khôi phục quyết định phần jitter tần số thấp bị loại bỏ. Hai phòng lab dùng hai cấu hình khác nhau sẽ ra hai kết quả khác nhau trên cùng một tín hiệu — nên thông số này luôn phải được ghi vào biên bản đo.

Chọn mẫu dữ liệu phù hợp.

Mẫu PRBS dài kích thích ISI mạnh hơn mẫu ngắn. Đo bằng mẫu quá “hiền” sẽ cho kết quả lạc quan giả.

Thu đủ mẫu rồi mới phân rã.

Ước lượng σ của RJ cần lượng mẫu thống kê đủ lớn; ngoại suy từ tập mẫu quá nhỏ là nguồn sai số phổ biến nhất.

De-embed đồ gá.

Cáp, probe và đồ gá đo tự chúng đóng góp ISI. Nếu không loại trừ, bạn đang đo kênh truyền cộng đồ gá chứ không phải thiết bị cần đo.

Với tín hiệu PAM4 — bốn mức biên độ, hai bit trên mỗi UI — quy trình phức tạp hơn một bậc: có ba mắt xếp chồng thay vì một, mỗi mắt có ngưỡng và biên độ riêng, và biên nhiễu bị thu hẹp đáng kể so với NRZ cùng tốc độ ký hiệu. Jitter và nhiễu biên độ khi đó không còn tách bạch, buộc phải dùng các phép đo chuyên biệt theo chuẩn tương ứng.

Chọn thiết bị Keysight cho phép đo jitter

Việc chọn thiết bị nên xuất phát từ tốc độ ký hiệu, môi trường truyền dẫn (điện hay quang) và mức độ khắt khe của phép đo:

• Liên kết quang tốc độ rất cao, cần phân tích mắt NRZ và PAM4: máy hiện sóng lấy mẫu DCA-M Keysight N1092D có băng thông quang 45 GHz, 4 kênh quang, dải bước sóng 1250–1600 nm (hiệu chuẩn tại 1310/1550 nm), hỗ trợ dạng sóng NRZ và PAM-4 trong dải 8,4–64 GBaud, điều khiển qua phần mềm FlexDCA. Kiến trúc lấy mẫu tuần tự cho sàn nhiễu và sàn jitter rất thấp — đây là lựa chọn khi cần con số chính xác nhất cho báo cáo tuân thủ.
• Gỡ lỗi hệ thống nhúng, giao tiếp tốc độ trung bình, cần nhìn đồng thời tín hiệu tương tự và số: máy hiện sóng Keysight MSOX3104G cung cấp băng thông 1 GHz, 4 kênh tương tự cộng 16 kênh số, tốc độ cập nhật 1.000.000 dạng sóng/giây và màn hình cảm ứng 8,5 inch. Tốc độ cập nhật cao là yếu tố quyết định khi cần bắt các sự kiện jitter hiếm gặp trong quá trình gỡ lỗi.

Trong thực tế, hai lớp thiết bị này bổ trợ nhau: dòng InfiniiVision như MSOX3104G dùng để khoanh vùng và tái hiện lỗi nhanh ở giai đoạn phát triển, còn DCA-M N1092D dùng cho giai đoạn xác nhận và lập hồ sơ tuân thủ. Nếu bạn đang làm việc với các phép đo RF liên quan, có thể tham khảo thêm bài tham số S và hiệu chuẩn VNA khi đo RFIC để hiểu cách sai số hiệu chuẩn lan truyền vào kết quả đo.

Kết luận

Đo jitter không phải là đọc một con số duy nhất trên màn hình. Đó là chuỗi thao tác: thu đủ mẫu, phân rã đúng thành phần RJ/DJ, ngoại suy bằng mô hình dual-Dirac tới BER mục tiêu. Rồi đọc biên độ thời gian còn lại trên đường cong bathtub. Sai một khâu — thiếu băng thông, sai cấu hình khôi phục xung nhịp, không de-embed đồ gá. Là toàn bộ kết luận về biên an toàn của liên kết mất giá trị.

Một yếu tố thường bị bỏ qua: bản thân thiết bị đo cũng trôi theo thời gian. Kết quả jitter chỉ đáng tin khi máy hiện sóng còn nằm trong chu kỳ hiệu chuẩn hợp lệ. Techmaster Electronics là đại lý uỷ quyền Keysight tại Việt Nam. Đồng thời vận hành phòng hiệu chuẩn theo ISO/IEC 17025 cho máy hiện sóng, máy phân tích tín hiệu và thiết bị đo tốc độ cao. Để được tư vấn cấu hình phù hợp với tốc độ ký hiệu và ngân sách của dự án, hoặc đặt lịch hiệu chuẩn, vui lòng liên hệ hotline 0908 173 345.

Biên soạn bởi Khanh Nguyen — Marketing Manager, Techmaster Electronics JSC.