Đo điện dung ký sinh Ciss/Coss/Crss và điện tích cổng Qg của MOSFET công suất

Trong datasheet của bất kỳ MOSFET công suất nào cũng có ba con số quen thuộc: Ciss, Coss, Crss. Người thiết kế mạch đọc chúng, đưa vào công thức ước lượng tổn hao, rồi ngạc nhiên khi mạch thật nóng hơn dự đoán khá nhiều. Vấn đề không nằm ở công thức mà nằm ở chỗ ba con số đó chỉ là giá trị tại một điểm làm việc, trong khi linh kiện chạy trên cả dải điện áp. Bài viết này đi vào đo điện dung ký sinh MOSFET đúng cách: ba điện dung thực sự là gì, vì sao đường cong quan trọng hơn con số, phép đo điện tích cổng theo phương pháp JEDEC, và cách quy ra tổn hao.

Ba điện dung ký sinh thực ra là gì

Một MOSFET có ba cực nên có ba điện dung liên cực vật lý: C_gs giữa cổng và nguồn, C_gd giữa cổng và máng, C_ds giữa máng và nguồn. Nhưng datasheet không công bố ba đại lượng này mà công bố ba tổ hợp đo được ở cấu hình ba cực với một cực nối tắt về xoay chiều:

• C_iss (input capacitance) = C_gs + C_gd — nhìn từ cổng, với máng nối tắt về nguồn.
• C_oss (output capacitance) = C_ds + C_gd — nhìn từ máng, với cổng nối tắt về nguồn.
• C_rss (reverse transfer capacitance) = C_gd — chính là điện dung Miller, đo bằng cách chắn đường dẫn còn lại.

Cách đặt tên này có lý do lịch sử: chúng là những gì mạch đo cầu ba cực đo được trực tiếp, không phải những gì mô hình vật lý mô tả. Với IGBT, ký hiệu tương ứng là C_ies, C_oes, C_res. Máy phân tích linh kiện công suất Keysight B1506A đo được cả sáu tham số này cùng với C_gs, C_gd và điện trở cổng R_g, ở dải điện dung 100 fF đến 1 µF và tần số kích thích từ 1 kHz đến 1 MHz.

Điểm mấu chốt của phép đo là điện áp phân cực. Điện dung của một tiếp giáp bán dẫn phụ thuộc vào bề rộng vùng nghèo, mà bề rộng vùng nghèo lại phụ thuộc vào điện áp đặt lên nó. Đo ở 0 V rồi ngoại suy cho một linh kiện chạy ở 400 V là vô nghĩa. Vì vậy máy đo phải vừa áp được điện áp phân cực cao trên máng, vừa giữ được độ nhạy để đọc điện dung cỡ pF. B1506A phân cực tới ±3000 V trên cực máng và ±100 V trên cực cổng ngay trong lúc đo điện dung.

Vì sao Coss phi tuyến làm hỏng phép tính đơn giản

Trong ba đường cong, C_oss theo V_ds là đường dốc nhất. Từ vài vôn lên đến điện áp làm việc, giá trị của nó có thể giảm hơn một bậc độ lớn. Đây là lý do đo Coss phi tuyến theo cả dải điện áp — chứ không lấy một điểm — là bắt buộc với thiết kế cộng hưởng và chuyển mạch mềm.

Hệ quả thực tế: không tồn tại “một giá trị C_oss” dùng chung cho mọi phép tính. Ngành công nghiệp vì thế định nghĩa hai điện dung tương đương tuyến tính, cả hai đều quy chiếu về khoảng V_ds tăng từ 0 V đến 80 % điện áp danh định:

• C_o(er) — tương đương theo năng lượng: giá trị điện dung cố định tích trữ đúng bằng năng lượng E_oss mà C_oss thật tích trữ. Dùng để ước lượng tổn hao năng lượng trong các cấu trúc cộng hưởng như LLC.
• C_o(tr) — tương đương theo thời gian: giá trị điện dung cố định cho cùng thời gian nạp khi nạp bằng nguồn dòng không đổi. Dùng để tính thời gian chết (dead time).

Hai con số này khác nhau, và C_o(tr) lớn hơn C_o(er). Dùng nhầm cái này cho bài toán của cái kia là một lỗi phổ biến. Cả hai đều phải suy ra từ đường cong C_oss(V_ds) đo được, nên chất lượng của đường cong quyết định chất lượng của mọi tính toán phía sau.

Điện tích cổng Qg và phương pháp dòng cổng không đổi

Nếu điện dung là bức tranh tĩnh thì điện tích cổng Qg là bức tranh động — nó trả lời câu hỏi mạch lái cổng phải bơm bao nhiêu coulomb để đưa linh kiện từ khóa sang dẫn. Phương pháp đo được chuẩn hóa trong JEDEC JESD24-2 (Gate Charge Test Method), do tiểu ban JC-25 xây dựng.

Nguyên lý rất gọn: lái cổng bằng một nguồn dòng không đổi rồi ghi lại V_gs theo thời gian. Vì dòng không đổi nên điện tích tỉ lệ tuyến tính với thời gian, và trục thời gian đổi thành trục coulomb mà không cần phép tích phân nào. Độ dốc của đường V_gs(Q) khi đó phản ánh trực tiếp điện dung hiệu dụng của linh kiện đang biến thiên trong lúc chuyển mạch.

Đường cong thu được có ba đoạn đặc trưng, và JESD24-2 định nghĩa các mốc trên đó:

1. Q_gs — điện tích cần để đạt tới điểm bắt đầu vùng bão hòa, nơi V_gs gần như không đổi. Đây là đoạn nạp C_gs.
2. Q_gd — đoạn “cao nguyên Miller”: V_gs nằm ngang trong khi toàn bộ dòng cổng đi vào việc phóng điện dung C_gd theo V_ds đang sụt. Đây thường là đoạn chi phối thời gian chuyển mạch.
3. Q_g — tổng điện tích tới điện áp lái cuối cùng, cộng thêm phần nạp quá lên mức V_gs làm việc.

Vì phép đo cần đồng thời một nguồn dòng cổng chính xác, một nguồn máng ở điện áp cao và khả năng ghi dạng sóng, nó thuộc loại khó dựng bằng thiết bị rời. B1506A đo Q_g, Q_g(th), Q_gs, Q_gd cho MOSFET kênh N và IGBT với kênh cổng ±100 V (xung ±1 A, DC ±100 mA) và kênh máng tới ±3000 V. Khi cần đo cả trên phiến chưa đóng gói, Keysight B1505A hỗ trợ đo điện tích cổng cho cả linh kiện đóng gói lẫn on-wafer, mở rộng tới 10 kV và 1500 A qua các mô-đun chuyên dụng.

Từ Qg và Rg ra tổn hao đóng cắt MOSFET

Giá trị của phép đo nằm ở chỗ nó nuôi trực tiếp bài toán nhiệt. Tổn hao đóng cắt MOSFET tách thành ba phần, và mỗi phần lấy đầu vào từ một đại lượng đo được:

• Tổn hao lái cổng — điện tích Q_g phải được bơm vào rồi xả ra mỗi chu kỳ, nên công suất tiêu tán trong mạch lái tỉ lệ với tích của Q_g, biên độ điện áp lái và tần số chuyển mạch.
• Tổn hao chuyển mạch — phụ thuộc tốc độ chuyển tiếp, mà tốc độ này lại do dòng cổng khả dụng chia cho điện dung hiệu dụng quyết định; điện trở cổng nội R_g là nút thắt nằm giữa.
• Tổn hao dẫn — suy ra từ R_ds(on) đo được và dòng đỉnh, theo hệ số làm việc của mạch.

Đây chính là cách B1506A quy đổi: tổn hao lái và tổn hao chuyển mạch được tính từ Q_g, V_th và R_g đã đo tại tần số do người dùng chỉ định; tổn hao dẫn tính từ R_ds(on) và dòng đỉnh ở hệ số làm việc đã đặt. Vì cả ba đại lượng đầu vào đều trôi theo nhiệt độ, phép đo nên lặp trên dải nhiệt thực tế — B1506A tự động hóa được thử nghiệm nhiệt từ −50 °C đến +250 °C.

Một lưu ý thực hành: số liệu từ máy phân tích linh kiện là số liệu của linh kiện, còn cái mà mạch thật cảm nhận còn cộng thêm điện cảm ký sinh của mạch vòng và của mạch lái. Kết quả từ đường cong Q_g vì vậy nên được đối chiếu với phép đo trên linh kiện ở chế độ làm việc thật; bài đo I-V xung cho linh kiện công suất bàn kỹ vì sao phép đo DC không phản ánh đúng linh kiện đang đóng cắt.

Chọn thiết bị Keysight cho đo điện dung ký sinh MOSFET

Ba lớp bài toán tương ứng ba lớp thiết bị:

• Đặc tính hóa đầy đủ linh kiện công suất đóng gói — B1506A là lựa chọn trực tiếp: đo I-V, điện dung và điện tích cổng trên cùng một đồ gá, tự động chuyển giữa chế độ cao áp và cao dòng cũng như giữa I-V và C-V. Cấu hình cực máng cho phép chọn dòng xung ±20 A, ±500 A hoặc ±1500 A tùy phiên bản, với độ phân giải đo dòng nhỏ nhất 10 fA. Lưu ý chức năng đo điện dung chỉ có trên các cấu hình H21/H51/H71.
• Nghiên cứu và đo trên phiến — B1505A phủ dải rộng hơn (tới 10 kV, 1500 A, 10 kênh), đo điện dung tới 3000 V phân cực DC ở dải tần 1 kHz đến 5 MHz, và thực hiện được phép đo xung công suất lớn xuống tới 10 µs.
• Đo trở kháng dải rộng cho linh kiện thụ động và mẫu vật liệu — Keysight E4990A làm việc từ 20 Hz đến 120 MHz với độ chính xác trở kháng cơ bản ±0,08 %, phân cực DC 0 đến ±40 V và 0 đến ±100 mA. Đây là công cụ cho tụ, cuộn cảm và vật liệu — không thay thế được máy phân tích linh kiện công suất ở phần phân cực cao áp.

Cây quyết định rút gọn: cần điện áp phân cực trên vài trăm vôn và cần Q_g thì chọn dòng B1500 series; chỉ cần đường cong trở kháng theo tần số ở mức điện áp thấp thì E4990A đủ và rẻ hơn nhiều.

Kết luận

Ba con số Ciss, Coss, Crss trong datasheet là điểm khởi đầu, không phải kết luận. Thiết kế đúng cần đường cong theo điện áp phân cực thật, cần điện tích cổng đo theo phương pháp dòng cổng không đổi của JESD24-2, và cần hiểu rõ mình đang dùng C_o(er) hay C_o(tr) cho bài toán nào. Khi ba dữ kiện đó đầy đủ, phép ước lượng tổn hao mới bám được thực tế nhiệt của mạch.

Techmaster Electronics là đại lý ủy quyền của Keysight tại Việt Nam, vận hành phòng hiệu chuẩn đạt ISO/IEC 17025. Để được tư vấn cấu hình đo linh kiện công suất hoặc đặt lịch hiệu chuẩn định kỳ, liên hệ hotline 0908 173 345.

Biên soạn bởi Khanh Nguyen — Marketing Manager, Techmaster Electronics JSC.