Một bộ khuếch đại công suất có trở kháng ra vài ôm, một ăng-ten chip có trở kháng thay đổi theo vỏ máy, một bộ lọc SAW cần tải đúng giá trị mới đạt đáp ứng như datasheet: tất cả đều phải nối vào đường truyền 50 Ω qua một mạng phối hợp. Thiết kế mạch phối hợp trở kháng là bài toán quen thuộc nhưng dễ làm sai ở chỗ chuyển từ giấy sang bo mạch thật. Bài viết đi từ đồ thị Smith và công thức mạch hình L theo Pozar, qua giới hạn băng thông, tới cách dựng và tối ưu hoá trong PathWave ADS, rồi kiểm chứng trên máy phân tích mạng Keysight.
Đo độ phối hợp bằng hệ số phản xạ, suy hao phản hồi và VSWR
Mức độ phối hợp được đo bằng hệ số phản xạ Γ = (Z − Z0) / (Z + Z0). Từ |Γ| suy ra suy hao phản hồi RL = −20·log10|Γ| và VSWR = (1 + |Γ|) / (1 − |Γ|). Ba mốc thường gặp khi đặt chỉ tiêu (tính từ công thức trên):
- |Γ| = 0,1 tương ứng RL 20 dB, VSWR 1,22.
- |Γ| = 0,2 tương ứng RL 14 dB, VSWR 1,50.
- |Γ| = 0,316 tương ứng RL 10 dB, VSWR 1,92.
Một máy phân tích mạng đo trực tiếp S11, tức Γ ở mặt phẳng tham chiếu, và hiển thị nó trên đồ thị Smith. Nếu chưa quen với tham số S, xem bài tham số S và hiệu chuẩn VNA khi đo RFIC trước khi đọc tiếp.
Đồ thị Smith: mỗi linh kiện di chuyển điểm trở kháng theo một họ đường tròn
Tài liệu Smith Chart Utility của ADS mô tả đồ thị Smith gồm bốn họ đường tròn giá trị không đổi: điện trở R, điện kháng X, điện dẫn G và điện nạp B. Quy tắc thiết kế rút ra từ đó rất gọn:
- Cuộn cảm hoặc tụ điện nối tiếp di chuyển điểm trở kháng dọc đường tròn điện trở không đổi.
- Cuộn cảm hoặc tụ điện song song di chuyển điểm dọc đường tròn điện dẫn không đổi.
- Một đoạn đường truyền không tổn hao quay điểm trên đường tròn |Γ| không đổi, tức đường tròn VSWR.
Mục tiêu của mạng phối hợp là đưa điểm tải về tâm đồ thị (z = 1) bằng một chuỗi các bước đi trên những đường tròn đó. Pozar lưu ý trong Ví dụ 5.1 rằng khi phần tử đầu tiên tính từ tải là phần tử song song, nên đổi sang đồ thị dẫn nạp để đọc bước đi cho dễ.
Thiết kế mạch phối hợp trở kháng hình L bằng tính tay
Mạch hình L dùng hai phần tử điện kháng, đủ hai bậc tự do để phối hợp một tải bất kỳ. Pozar (Microwave Engineering, mục 5.1) chia hai trường hợp theo vị trí tải trên đồ thị Smith:
- Tải nằm trong đường tròn 1 + jx (RL > Z0): phần tử song song jB đặt sát tải, phần tử nối tiếp jX phía nguồn. Công thức 5.3a: B = [XL ± √(RL/Z0)·√(RL² + XL² − Z0RL)] / (RL² + XL²); công thức 5.3b: X = 1/B + XLZ0/RL − Z0/(B·RL).
- Tải nằm ngoài đường tròn đó (RL < Z0): phần tử nối tiếp đặt sát tải, phần tử song song phía đường truyền. Công thức 5.6a/5.6b: X = ±√(RL(Z0 − RL)) − XL; B = ±√((Z0 − RL)/RL) / Z0.
Quy ước dấu: X dương là cuộn cảm, X âm là tụ; B dương là tụ, B âm là cuộn cảm. Luôn có hai nghiệm, và Pozar khuyên chọn nghiệm cho giá trị linh kiện nhỏ hơn hoặc băng thông tốt hơn. Kiểm tra với Ví dụ 5.1 của sách (tải 200 − j100 Ω về 100 Ω ở 500 MHz): nghiệm thứ nhất là tụ song song 0,92 pF và cuộn nối tiếp 38,8 nH; nghiệm thứ hai là cuộn song song 46,1 nH và tụ nối tiếp 2,61 pF.
Ví dụ tính: tải 200 Ω về 50 Ω ở 100 MHz
Với tải thuần trở RL = 200 Ω > 50 Ω, công thức 5.3 cho B = 8,660 mS và X = 86,60 Ω. Bản thông thấp (tụ song song, cuộn nối tiếp) là 13,78 pF và 137,8 nH; bản thông cao (cuộn song song, tụ nối tiếp) là 183,8 nH và 18,38 pF. Thế ngược lại, trở kháng vào đúng 50,000 + j0,000 Ω. Cùng tỉ số trở kháng đưa lên 2,45 GHz, bản thông thấp chỉ còn 0,563 pF và 5,626 nH. Ở những giá trị dưới picofarad và vài nanohenry như vậy, ký sinh của linh kiện và pad hàn bắt đầu lấn át, và Pozar cũng chỉ coi mạch tập trung là khả thi tới khoảng 1 GHz.
Hệ số Q, băng thông và giới hạn Bode–Fano
Mạch hình L không cho chọn băng thông. Hệ số Q của nó bị cố định bởi tỉ số điện trở: Q = √(Rlớn/Rnhỏ − 1), và băng thông xấp xỉ f0/Q. Ví dụ 200 Ω về 50 Ω có Q = 1,732, băng thông ước lượng khoảng 57,7 MHz quanh 100 MHz; tính trực tiếp đáp ứng cho |Γ| = 0,261 (RL 11,7 dB) ở 80 MHz và 0,313 (RL 10,1 dB) ở 120 MHz, khớp với ước lượng đó.
Muốn chọn Q, thêm phần tử thứ ba thành mạng pi hoặc T. Bài giảng của Poole và của HMC đều mô tả mạng pi/T như hai mạch hình L ghép lưng vào nhau, cho thêm một bậc tự do để đặt Q, nhưng chỉ phù hợp ứng dụng băng hẹp. So sánh mạch phối hợp L và pi vì vậy là so giữa “Q do tải quyết định” và “Q do người thiết kế chọn”. Cần băng rộng hơn thì ghép nhiều tầng hình L.
Giới hạn Bode–Fano (Pozar mục 5.9) đặt trần lý thuyết cho mọi mạng phối hợp. Với tải RC song song, tích phân ln(1/|Γ|) theo tần số không vượt π/(RC); với đáp ứng hình hộp lý tưởng, Δω·ln(1/Γm) ≤ π/(RC). Hệ quả: muốn băng rộng hơn thì phải chấp nhận phản xạ cao hơn trong dải, phối hợp hoàn hảo chỉ đạt được ở một số hữu hạn tần số, và tải Q cao vốn khó phối hợp hơn tải Q thấp.
Từ tính tay tới tối ưu hoá ADS
Trong PathWave ADS, Smith Chart Utility mở từ cửa sổ sơ đồ bằng Tools > Smith Chart. Tài liệu ADS mô tả công cụ này cung cấp đầy đủ chức năng đồ thị Smith, tổng hợp mạng phối hợp và vẽ các đường tròn Q, VSWR, độ lợi, nhiễu. Người thiết kế đặt SmartComponent DA_SmithChartMatch từ bảng “Smith Chart Matching”, kéo các phần tử nối tiếp và song song trên đồ thị (chúng tự bám đúng họ đường tròn), rồi bấm Build ADS Circuit để sinh sơ đồ. Công cụ riêng Impedance Matching Utility có các SmartComponent như LCEllMatch (mạch hình L hai phần tử, phối hợp chính xác tại một tần số), SingleStubMatch, QuarterWaveMatch, và nhận đầu cuối là tệp Touchstone đo thật.
Bước tối ưu hoá ADS cần tối thiểu một thành phần mục tiêu Goal, một thành phần Optim, biến được bật tối ưu trong hộp thoại tham số và một bộ điều khiển mô phỏng. Tài liệu ADS 2011.01 liệt kê 12 thuật toán, gồm Random (mặc định), Gradient, Quasi-Newton, Least Pth, Minimax, Hybrid, Discrete, Genetic và Simulated Annealing; số lần lặp mặc định là 25. Thực tế hay làm: lấy nghiệm tính tay làm điểm xuất phát, thay linh kiện lý tưởng bằng mô hình nhà sản xuất có ký sinh, đặt Goal theo RL trên cả dải thay vì một điểm, rồi dùng Discrete để ép về giá trị linh kiện chuẩn có bán. Tên menu trên đây theo tài liệu ADS 2011.01; các bản mới có thể sắp xếp lại giao diện.
Bài phân tích dung sai Monte Carlo và tối ưu năng suất trong thiết kế RF trình bày bước tiếp theo: kiểm tra mạng phối hợp đã tối ưu còn đạt chỉ tiêu không khi linh kiện lệch theo dung sai.
Kiểm chứng mạch phối hợp trên máy phân tích mạng
Hai hiện tượng thường làm kết quả đo lệch khỏi mô phỏng. Thứ nhất là ký sinh: Murata giải thích rằng trên tần số tự cộng hưởng, tụ điện chuyển sang vùng cảm kháng, nên một tụ chọn đúng giá trị vẫn có thể hoạt động như cuộn cảm ở tần số làm việc. Thứ hai là mặt phẳng tham chiếu: nếu hiệu chuẩn dừng ở đầu nối SMA mà tải nằm sau một đoạn đường vi dải, điểm đo trên đồ thị Smith đã bị quay đi.
Máy phân tích mạng giúp rút ngắn vòng lặp giữa thiết kế và đo. Chức năng Fixture Simulator của E5063A có ba nhóm: khử nhúng mạng, chuyển đổi trở kháng tham chiếu cổng và nhúng mạch phối hợp. Mạch phối hợp nhúng vào có thể chọn từ năm mô hình định sẵn hoặc lấy từ một tệp Touchstone hai cổng, nên kỹ sư có thể đo tải thật một lần rồi thử ảo nhiều mạng phối hợp, kể cả mạng xuất ra từ ADS, trước khi hàn linh kiện. Ghi chú: E5063A không hỗ trợ khử nhúng mạng 4 cổng. Quy trình kết hợp mô phỏng và đo cũng được bàn trong bài đồng thiết kế RF: kết nối PathWave ADS với đo lường thực.
Chọn thiết bị Keysight
Keysight E5063A ENA là máy phân tích mạng hai cổng giá hợp lý cho linh kiện thụ động, dải từ 100 kHz tới các mức 500 MHz, 1,5 / 3 / 4,5 / 6,5 / 8,5 / 14 hoặc 18 GHz tuỳ cấu hình, có Fixture Simulator với chức năng nhúng mạch phối hợp như trên.
Keysight P5024A Streamline là VNA USB 9 kHz–20 GHz, bốn hoặc sáu cổng, dùng giao diện tương tự PNA và hỗ trợ mô-đun ECal. Phù hợp khi cần đo mạng phối hợp nhiều cổng như bộ chia hoặc front-end; bản hai cổng cùng dải tần là P5004A.
Về phần mềm, gói PathWave W4321EP do Techmaster phân phối là điểm vào hệ sinh thái thiết kế của Keysight; hãy liên hệ để xác nhận cấu hình gói có Smith Chart Utility và các bộ tối ưu mà dự án cần.
Kết luận
Đồ thị Smith cho biết mỗi linh kiện sẽ đưa điểm trở kháng đi đâu; công thức Pozar cho giá trị chính xác của mạch hình L; hệ số Q và giới hạn Bode–Fano cho biết băng thông đạt được tới đâu. Phần còn lại, ký sinh linh kiện, giá trị chuẩn có bán và dung sai, là việc của tối ưu hoá ADS và của phép đo kiểm chứng. Thiết kế mạch phối hợp trở kháng vì vậy là một vòng khép kín giữa tính tay, mô phỏng và máy phân tích mạng.
Vòng khép kín đó chỉ đáng tin khi máy phân tích mạng và bộ kit hiệu chuẩn còn đúng chỉ tiêu. Techmaster Electronics cung cấp dịch vụ hiệu chuẩn máy phân tích mạng theo ISO/IEC 17025. Liên hệ hotline 0908 173 345 để được tư vấn cấu hình đo và lịch hiệu chuẩn.
