Một bộ xử lý lượng tử siêu dẫn có thể đạt độ trung thực cổng rất cao trên giấy tờ, nhưng nếu không có cơ chế phát hiện và bù lỗi ngay trong lúc chạy thì thông tin vẫn mất sau vài chục chu kỳ. Đây là lý do mọi lộ trình đi tới máy tính lượng tử hữu dụng đều đi qua cùng một nút thắt: vòng lặp đo — giải mã — tác động phải đóng lại nhanh hơn tốc độ lỗi tích luỹ.
Sửa lỗi lượng tử vì thế không phải một bài toán thuần lý thuyết mã hoá, mà là một bài toán đo lường và định thời rất khắt khe. Bài này mô tả phép đo hội chứng lỗi thực sự đo cái gì, ngân sách độ trễ vòng lặp khắt khe đến đâu theo các kết quả đã công bố, và chuỗi thiết bị vi sóng phải đáp ứng những yêu cầu nào để vòng lặp đó đóng được.
Sửa lỗi lượng tử đặt ra bài toán đo nào
Không thể sao chép một trạng thái lượng tử chưa biết, và cũng không thể đo thẳng qubit mang dữ liệu vì phép đo sẽ làm sập chồng chập. Mã sửa lỗi giải bài toán này bằng cách trải thông tin của một qubit logic lên nhiều qubit vật lý, rồi chỉ đo các toán tử ổn định (stabilizer) — tức các phép kiểm tra chẵn lẻ trên một nhóm qubit dữ liệu.
Trong mã bề mặt (surface code), mỗi qubit phụ trợ đo một toán tử ổn định bốn qubit, liên quan tới bốn qubit dữ liệu lân cận của nó. Kết quả thu được là giá trị chẵn lẻ, gọi là hội chứng lỗi. Điểm mấu chốt: giá trị này cho biết đã có lỗi xảy ra ở đâu đó trong nhóm mà không tiết lộ trạng thái của qubit dữ liệu, nên trạng thái logic vẫn nguyên vẹn.
Vòng lặp chạy liên tục: chuẩn bị qubit phụ trợ, cho tương tác với các qubit dữ liệu lân cận, đọc qubit phụ trợ, đưa chuỗi hội chứng vào bộ giải mã, bộ giải mã suy ra lỗi nào có khả năng nhất và phát lệnh bù. Mỗi vòng như vậy là một chu kỳ sửa lỗi.
Đo hội chứng lỗi: phép đọc lặp lại hàng triệu lần
Đo hội chứng lỗi khác phép đo đặc tính hoá thông thường ở ba điểm, và cả ba đều đẩy yêu cầu lên chuỗi thiết bị:
- Phải không phá trạng thái dữ liệu. Phép đọc chỉ chạm vào qubit phụ trợ; công suất đọc và độ tách biệt tần số phải được chọn sao cho qubit dữ liệu lân cận không bị xáo trộn.
- Phải lặp lại rất nhiều lần mà không trôi. Một thí nghiệm sửa lỗi chạy hàng triệu chu kỳ liên tiếp; sai lệch biên độ hay pha tích luỹ chậm sẽ biến thành lỗi hệ thống chứ không phải nhiễu ngẫu nhiên.
- Kết quả phải có ngay, không phải sau khi lưu về máy tính. Đây là khác biệt lớn nhất so với các phép đo qubit thông thường, vốn có thể xử lý ngoại tuyến.
Hai điểm đầu nối trực tiếp với chuỗi đọc đã mô tả trong bài đọc trạng thái qubit: khuếch đại tham số và ngân sách tín hiệu trên nhiễu: nếu tỉ số tín hiệu trên nhiễu của một lần đọc đơn lẻ không đủ, hội chứng sẽ có tỉ lệ đọc sai cao và bộ giải mã phải làm việc với dữ liệu bẩn.
Độ trễ vòng lặp: ngân sách thời gian thực khắt khe tới đâu
Độ trễ vòng lặp là khoảng thời gian từ lúc kết quả đo qubit vật lý sẵn sàng tới lúc hệ thống phát được lệnh bù. Nếu độ trễ này lớn hơn chu kỳ sửa lỗi, hội chứng sẽ dồn lại nhanh hơn tốc độ giải mã và vòng lặp không bao giờ bắt kịp.
Các con số đã công bố cho thấy quy mô của bài toán. Trong kết quả mã bề mặt dưới ngưỡng công bố năm 2024 (arXiv 2408.13687), chu kỳ sửa lỗi là 1,1 µs, mã khoảng cách 7 dùng 101 qubit đạt tỉ lệ lỗi logic 0,143 % ± 0,003 % mỗi chu kỳ, và hệ số triệt lỗi khi tăng khoảng cách mã thêm hai là Λ = 2,14 ± 0,02. Bộ nhớ logic sống lâu hơn qubit vật lý tốt nhất 2,4 ± 0,3 lần. Đáng chú ý: độ trễ bộ giải mã thời gian thực ở khoảng cách 5 được báo cáo là 63 µs — lớn hơn chu kỳ 1,1 µs hàng chục lần.
Khoảng cách đó chính là chỗ các nhóm nghiên cứu đang thu hẹp. Một hệ thống dùng bộ giải mã mạng nơ-ron chạy trên FPGA (arXiv 2605.04892) báo cáo độ trễ vòng kín tất định 550 ns, trong đó 124 ns dành cho phần giải mã mạng nơ-ron, đủ để bù trong chu kỳ sửa lỗi 1,25 µs ở mã khoảng cách 3.
Hai kết quả này không mâu thuẫn — chúng ở hai điểm khác nhau của cùng một đánh đổi. Khoảng cách mã lớn hơn cho tỉ lệ lỗi logic thấp hơn, nhưng số hội chứng phải xử lý mỗi chu kỳ tăng nhanh, kéo độ trễ giải mã lên. Kỹ sư đo lường đọc hai con số này như một ngân sách: chu kỳ sửa lỗi đặt trần, còn tổng của thời gian đọc, truyền dữ liệu, giải mã và phát xung bù phải nằm dưới trần đó.
Phản hồi thời gian thực đòi hỏi gì ở chuỗi thiết bị
Phản hồi thời gian thực chia ngân sách trên thành bốn chặng, mỗi chặng có một yêu cầu phần cứng riêng:
- Phát xung đọc. Xung đọc phải ổn định biên độ và pha qua hàng triệu lần lặp, vì mọi trôi chậm đều biến thành thiên lệch hội chứng.
- Số hoá tín hiệu về. Bộ số hoá phải phân biệt hai trạng thái trong một lần đọc đơn lẻ, không được dựa vào trung bình nhiều lần — trung bình hoá là thứ xa xỉ mà vòng lặp thời gian thực không có.
- Phân loại và giải mã. Chặng này phải chạy trên phần cứng tất định, thường là FPGA đặt ngay cạnh bộ số hoá. Đây là lý do độ trễ được báo cáo ở đơn vị trăm nano giây chứ không phải mili giây.
- Phát xung bù và đồng bộ. Lệnh bù phải tới đúng qubit, đúng thời điểm, trên một nền định thời chung cho toàn hệ.
Một điểm cần nói thẳng: hiện chưa có sản phẩm thương mại đóng gói sẵn toàn bộ bộ giải mã sửa lỗi cho một kiến trúc qubit cụ thể — phần giải mã gần như luôn là FPGA hoặc ASIC do nhóm nghiên cứu tự phát triển, gắn với mã và với bố cục chip của họ. Thiết bị đo thương mại phụ trách ba chặng còn lại: tạo tín hiệu, số hoá và khung đồng bộ.
Chọn thiết bị Keysight cho vòng lặp sửa lỗi lượng tử
Keysight M8195A là máy phát sóng tuỳ ý 65 GSa/s, băng thông tương tự 25 GHz, độ phân giải dọc 8 bit, tới 4 kênh trong một mô-đun AXIe một khe. Mức lấy mẫu này cho phép tổng hợp trực tiếp xung điều khiển và xung đọc có dạng phức tạp mà không cần tầng trộn ngoài, tức bớt được một nguồn trôi pha trong chuỗi.
Keysight M9384B VXG là máy phát tín hiệu vector hai kênh, dải 1 MHz tới 44 GHz, băng thông điều chế 2 GHz, nhiễu pha −137 dBc/Hz tại 1 GHz với độ lệch 20 kHz. Lưu ý thực hành: đây là máy để bàn, không phải mô-đun PXIe — bản PXIe tương ứng trong họ là M9383B. Nhiễu pha thấp quan trọng vì nhiễu pha của nguồn vi sóng chuyển thành lỗi pha trên qubit.
Keysight M3102A là bộ số hoá PXIe 500 MSa/s, 14 bit, băng thông 200 MHz. Độ phân giải 14 bit và tốc độ này phù hợp cho tín hiệu đọc sau giải điều chế xuống trung tần, là chặng mà việc phân loại trạng thái đơn lẻ diễn ra.
Keysight M9505A là khung máy AXIe 5 khe, có mô-đun hệ thống nhúng không chiếm khe thiết bị. Mỗi khe có liên kết PCIe Gen 2 x4 với tốc độ dữ liệu tối đa 2 GB/s, và giao tiếp PCIe Gen 2 x8 tới bộ điều khiển ngoài đạt tới 4 GB/s. Băng thông này là thứ quyết định liệu dữ liệu hội chứng có ra khỏi khung máy kịp hay không khi số qubit tăng.
Trước khi chạm tới vòng lặp sửa lỗi, hai phép đo nền phải sạch: thời gian sống T1 và thời gian mất kết hợp T2 đặt trần cho số chu kỳ có ý nghĩa, còn hiệu chỉnh xung điều khiển qubit và bù trước méo dạng quyết định chất lượng của chính bước trích xuất hội chứng.
Kết luận
Sửa lỗi lượng tử biến một bài toán mã hoá thành một bài toán ngân sách thời gian: chu kỳ sửa lỗi khoảng một micro giây đặt trần, và tổng thời gian đọc, truyền, giải mã, phát xung bù phải nằm dưới trần đó. Khoảng cách giữa 63 µs của một bộ giải mã thời gian thực ở khoảng cách 5 và 550 ns của một vòng kín FPGA ở khoảng cách 3 cho thấy dư địa kỹ thuật còn rất lớn. Với người làm đo lường, ba đòn bẩy nằm ở độ ổn định biên độ–pha của nguồn xung, chất lượng phân loại đơn lẻ của bộ số hoá, và băng thông truyền dữ liệu của khung máy.
Techmaster Electronics là đại lý uỷ quyền của Keysight tại Việt Nam, vận hành phòng hiệu chuẩn theo ISO/IEC 17025 cho máy phát tín hiệu vi sóng, máy phát sóng tuỳ ý và bộ số hoá — những thiết bị mà độ ổn định dài hạn quyết định chất lượng dữ liệu của cả một chiến dịch đo. Để được tư vấn cấu hình hoặc đặt lịch hiệu chuẩn, vui lòng liên hệ hotline 0908 173 345.
