Một hệ radar mảng pha, một trạm gốc MIMO hay một máy thu dải rộng ngày nay hiếm khi chỉ dùng một bộ chuyển đổi. Chúng dùng bốn, tám, đôi khi vài chục ADC và DAC, và tất cả phải hành xử như thể là một thiết bị duy nhất. Khi số kênh tăng lên, câu hỏi khó nhất không còn là tốc độ lấy mẫu, mà là: mẫu thứ n của kênh 1 có thật sự cùng thời điểm với mẫu thứ n của kênh 8 hay không, và điều đó có lặp lại y hệt sau mỗi lần bật nguồn không.
Đó là bài toán mà chuẩn JESD204 của JEDEC sinh ra để giải. Nó cũng là lý do kiểm thử JESD204B không giống việc soi một bus số thông thường: thứ cần chứng minh không phải là “bit có đúng không”, mà là “độ trễ có tất định không”. Hai câu hỏi đó đòi hỏi hai cách đo hoàn toàn khác nhau.
Kiểm thử JESD204B khác gì đo một bus số thông thường
Trên một bus song song, đường xung nhịp đi kèm dữ liệu. Kỹ sư đặt que đo lên chân clock, một que nữa lên chân data, đọc thời gian thiết lập và thời gian giữ, thế là xong. JESD204 bỏ hẳn đường xung nhịp đó. Dữ liệu chạy nối tiếp trên các làn tốc độ cao, còn đồng hồ được phục hồi ngay từ chính dòng bit ở phía thu.
Hệ quả là không còn một cạnh xung nhịp vật lý nào để làm mốc. Muốn nhiều thiết bị chốt mẫu tại cùng một thời điểm, chuẩn phải dựng lại mốc đó bằng một tín hiệu riêng, và phải quy định chặt chẽ độ trễ từ lúc mẫu được số hoá tới lúc nó xuất hiện ở phía thu. Đây chính là khái niệm độ trễ tất định: cùng một cấu hình, cùng một lần khởi động, độ trễ luôn phải ra một con số không đổi.
Ba lớp, ba nhóm triệu chứng
Lỗi ở lớp vật lý biểu hiện rất đặc trưng: liên kết vẫn lên, hệ chạy được, nhưng thỉnh thoảng có lỗi bit rải rác không theo quy luật, và tỉ lệ lỗi tăng khi kéo dài cáp hoặc tăng nhiệt độ. Đây là lúc cần nhìn biểu đồ mắt và tách jitter ngẫu nhiên khỏi jitter tất định, vì hai thành phần đó đòi hỏi hai hướng sửa khác nhau.
Lỗi ở lớp liên kết thì dứt khoát hơn: liên kết không lên, hoặc lên rồi rớt. Ở đây việc giải mã lớp liên kết mới thật sự có giá trị. Máy hiện sóng có gói phần mềm giải mã sẽ dịch chuỗi bit thô thành các ký tự điều khiển và các trạng thái của thủ tục khởi tạo, cho thấy chính xác liên kết dừng ở bước nào. Không có bước đó, kỹ sư chỉ nhìn thấy một dải sóng vuông vô nghĩa.
Lỗi ở lớp truyền tải gây mất thời gian nhất, vì mọi thứ trông như đang chạy tốt: liên kết lên, không lỗi bit, nhưng dữ liệu ra sai. Nguyên nhân gần như luôn là cấu hình tham số khung không khớp giữa hai đầu, khiến mẫu của kênh này bị ghép vào vị trí của kênh khác. Biểu hiện ra ngoài là phổ tín hiệu méo mó hoặc góc pha sai mà không ai giải thích được.
Định thời SYSREF là gốc của đồng bộ đa thiết bị
SYSREF là tín hiệu đóng vai trò mốc thời gian chung cho toàn hệ. Nó được phân phối từ chip đồng hồ tới mọi bộ chuyển đổi và mọi khối logic, và tất cả cùng chốt trạng thái nội bộ của mình theo một cạnh SYSREF. Nếu mọi thiết bị nhìn thấy cùng một cạnh đó, chúng khởi động từ cùng một điểm và độ trễ trở nên tất định. Nếu một thiết bị bắt nhầm cạnh, nó lệch nguyên một chu kỳ so với phần còn lại.
Đây là lý do định thời SYSREF phải được đo trực tiếp, không được suy đoán từ thiết kế. Phép đo cần làm là đặt một kênh lên đường đồng hồ thiết bị và một kênh lên đường SYSREF, ngay tại chân của chip cần kiểm tra, rồi đo thời gian thiết lập và thời gian giữ của SYSREF so với đồng hồ. Phải đo tại từng chip, vì độ dài đường mạch tới mỗi chip khác nhau, và chính chênh lệch đó là thứ đẩy một thiết bị qua ranh giới an toàn trong khi các thiết bị khác vẫn ổn.
Phép đo này khắt khe với chính máy đo. Hai kênh phải có độ lệch thời gian giữa chúng đủ nhỏ so với cửa sổ cần đo, nếu không sai số của máy sẽ lớn hơn thứ cần quan sát. Đây cũng là chỗ mà ngưỡng logic và độ lệch thời gian giữa các kênh của máy hiện sóng ảnh hưởng trực tiếp tới kết luận: đặt sai ngưỡng là dịch cả phép đo đi vài chục pico giây.
Phiên bản C đổi luật chơi ở lớp vật lý
JESD204C nâng tốc độ mỗi làn từ 12,5 Gbps lên 32,5 Gbps và thay mã hoá 8B/10B bằng 64B/66B. Con số đáng chú ý là phụ phí mã hoá giảm từ 20% xuống 3,125%. Nghe như một cải tiến thuần tuý về hiệu suất, nhưng nó kéo theo hệ quả trực tiếp lên phép đo.
Cùng một thông lượng dữ liệu, phiên bản C cần ít làn hơn, nghĩa là mỗi làn phải chạy nhanh hơn và chịu suy hao kênh nặng hơn. Máy hiện sóng dùng để quan sát phải có băng thông tương xứng, nếu không thì mắt tín hiệu đóng lại trên màn hình vì giới hạn của máy chứ không phải vì mạch hỏng. Ngoài ra phiên bản C bổ sung tuỳ chọn sửa lỗi tiến. Khi tính năng đó bật, các lỗi bit đơn lẻ bị che đi, nên nếu chỉ nhìn “liên kết có lên không” thì kênh đang xuống cấp dần vẫn có vẻ khoẻ mạnh cho tới lúc vượt quá khả năng sửa lỗi và hỏng đột ngột.
Trình tự đo cho đồng bộ đa thiết bị
Bài toán đồng bộ đa thiết bị nên được bóc theo thứ tự, vì mỗi bước sau chỉ có nghĩa khi bước trước đã sạch.
Trước hết là nền jitter của đồng hồ hệ thống. Đồng hồ là cái sàn mà mọi phép đo còn lại đứng lên; nếu chính nó bẩn thì không có cách nào làm liên kết ổn định ở phía sau. Tiếp theo là quan hệ định thời giữa SYSREF và đồng hồ tại từng chip, như đã nói ở trên.
Bước thứ ba là bước hay bị bỏ qua nhất, và cũng là bước có giá trị nhất: lặp lại phép đo qua nhiều lần khởi động nguồn. Độ trễ tất định theo định nghĩa phải giống nhau ở mọi lần khởi động. Một hệ đo đúng một lần rồi kết luận “đạt” là một hệ chưa được kiểm tra. Lỗi bắt nhầm cạnh SYSREF thường chỉ xuất hiện ở một phần nhỏ số lần bật nguồn, nên phải chạy vài chục chu kỳ mới lộ ra.
Bước cuối là kiểm chứng bằng tín hiệu đã biết trước: đưa vào toàn hệ một tín hiệu chuẩn có pha xác định từ bộ phát sóng tuỳ ý, rồi so pha giữa các kênh ở đầu ra số. Cách này đo đúng thứ người dùng cuối quan tâm, thay vì chỉ đo các tín hiệu hạ tầng.
Chọn thiết bị Keysight cho kiểm thử JESD204B
Với phần lớn công việc gỡ lỗi liên kết, yếu tố quyết định là số kênh chứ không chỉ là băng thông. Đo SYSREF, đồng hồ thiết bị, tín hiệu báo đồng bộ và vài làn dữ liệu cùng lúc là chuyện bình thường, và mỗi lần phải tháo que đo để đổi điểm là một lần mất ngữ cảnh. Máy hiện sóng Keysight MXR608B đáp ứng tình huống này với 8 kênh tương tự, băng thông 6 GHz trên mọi kênh, tốc độ lấy mẫu 16 GSa/s, bộ chuyển đổi 10 bit và bộ nhớ tối đa 1,6 Gpts. Chiều sâu bộ nhớ lớn cho phép bắt trọn cả thủ tục khởi tạo liên kết rồi mới bung ra xem từng đoạn.
Khi công việc nghiêng về quan hệ giữa tín hiệu số và tín hiệu tương tự, chẳng hạn theo dõi các đường điều khiển song song với dạng sóng đầu ra, một máy hiện sóng tín hiệu hỗn hợp là lựa chọn kinh tế hơn. Keysight MSOX6004A có 4 kênh tương tự cùng 16 kênh số, tốc độ lấy mẫu 20 GSa/s, và băng thông khởi điểm 1 GHz có thể nâng dần lên 2,5 GHz, 4 GHz rồi 6 GHz khi nhu cầu tăng.
Phía tạo tín hiệu, để kiểm chứng pha giữa các kênh cần một nguồn sạch hơn chính hệ đang thử. Bộ phát sóng tuỳ ý Keysight M8195A cung cấp tốc độ lấy mẫu tới 65 GSa/s, băng thông 25 GHz và tối đa 4 kênh trong một khe AXIe, đủ để dựng các kịch bản tín hiệu nhiều kênh có quan hệ pha xác định trước. Với bài đo cần chuỗi tín hiệu dài, bộ nhớ dạng sóng tới 16 GSa giúp tránh phải lặp lại một đoạn ngắn.
Kết luận
Điểm cần nhớ về kiểm thử JESD204B là nó kiểm chứng một tính chất chứ không chỉ kiểm chứng dữ liệu. Liên kết lên và không có lỗi bit mới chỉ là điều kiện cần. Điều kiện đủ là độ trễ phải tất định, nghĩa là phải lặp lại được qua nhiều lần khởi động, và quan hệ định thời giữa SYSREF với đồng hồ phải nằm trong cửa sổ an toàn tại từng chip, không phải chỉ tại một chip thuận tiện nhất để đặt que đo.
Kết quả đo chỉ đáng tin khi chính thiết bị đo còn nằm trong dung sai. Techmaster Electronics là đại lý uỷ quyền của Keysight tại Việt Nam và vận hành phòng hiệu chuẩn theo ISO/IEC 17025, hỗ trợ hiệu chuẩn máy hiện sóng, bộ phát sóng và thiết bị đo tốc độ cao. Để được tư vấn cấu hình đo cho chuỗi ADC-DAC của bạn hoặc đặt lịch hiệu chuẩn, vui lòng liên hệ hotline 0908 173 345.
