Kiểm thử DDR5 là một trong những bài đo khó chịu nhất của tín hiệu số tốc độ cao, không phải vì tốc độ tuyệt đối — PCIe và Ethernet còn nhanh hơn nhiều — mà vì bản chất của bus DRAM: hai chiều, ghép nhiều tải, không có preamble sạch để đồng bộ, và điểm cần đo thì nằm dưới gầm một con chip đã hàn. Bài viết này đi qua bốn phần: DDR5 thay đổi gì so với DDR4 ở mức tín hiệu, vì sao kiểm thử DDR5 đòi hỏi tách chu kỳ đọc–ghi, yêu cầu thực tế về băng thông máy hiện sóng và probing, và cách chọn cấu hình đo.
DDR5 thay đổi gì ở mức tín hiệu
Chuẩn gốc là JESD79-5 do JEDEC công bố, với các bản sửa đổi kế tiếp JESD79-5A, JESD79-5B và JESD79-5C. Bốn thay đổi có ảnh hưởng trực tiếp tới phép đo:
Điện áp giảm xuống 1,1 V danh định so với 1,2 V của DDR4, và việc điều áp được chuyển lên chính mô-đun thay vì lấy từ bo mạch chủ. Biên độ tín hiệu nhỏ hơn đồng nghĩa với biên độ dự trữ nhiễu nhỏ hơn — mọi nguồn nhiễu vốn chấp nhận được ở DDR4 nay đều phải xem lại.
Kênh 64 bit được chia thành hai kênh con 32 bit độc lập. Với mô-đun máy chủ RDIMM, mỗi kênh con thêm 8 bit cho ECC, thành 40 bit mỗi kênh con và 80 bit mỗi rank. Về mặt đo lường, điều này nhân đôi số miền định thời cần kiểm tra: hai kênh con có tín hiệu điều khiển và định thời riêng.
Độ dài burst cố định BL16. Một giao dịch BL16 truyền dữ liệu qua 16 sườn nửa chu kỳ liên tiếp — 8 sườn lên và 8 sườn xuống. Burst dài hơn có nghĩa là chuỗi bit dài hơn giữa các khoảng nghỉ, làm lộ rõ hơn hiệu ứng nhớ của kênh truyền.
DFE — cân bằng phản hồi quyết định — trở thành bắt buộc trên thực tế để giữ toàn vẹn tín hiệu ở tốc độ cao. Cùng với đó là ECC trên die để sửa lỗi bit ngay trong chip DRAM.
Về tốc độ, JESD79-5 khởi đầu với các mức từ 3200 tới 6400 MT/s và được mở rộng tới 8800 MT/s ở các bản sửa đổi gần đây. Chuyển sang khoảng bit: ở 4800 MT/s, một UI dài khoảng 208 ps; ở 6400 MT/s còn 156 ps; ở 8800 MT/s chỉ còn khoảng 114 ps. Toàn bộ ngân sách jitter, nhiễu và sai số của phép đo phải nằm gọn trong con số đó.
Vì sao DFE làm phép đo eye mask phức tạp hơn
DFE là bộ cân bằng nằm bên trong bộ thu: nó dùng các bit đã quyết định trước đó để trừ đi phần nhiễu liên ký hiệu mà chúng gây ra cho bit hiện tại. Hệ quả cho người đo rất quan trọng: giản đồ mắt quan sát được ở chân tiếp nhận không phải giản đồ mắt mà bộ quyết định thực sự nhìn thấy. Mắt đo trực tiếp có thể gần như đóng hoàn toàn trong khi liên kết vẫn chạy tốt, vì DFE mở lại mắt ở bên trong silicon.
Đây là lý do phép đo hợp chuẩn DDR5 không dừng ở một eye mask đơn giản trên dạng sóng thô. Phép đo phải bao gồm cả phần dựng lại hiệu ứng cân bằng, và phần đánh giá biên độ dự trữ theo cả trục thời gian lẫn trục điện áp. Cùng một triết lý mà chúng tôi đã mô tả cho PAM4 trong bài kiểm thử compliance PCIe 6.0: khi bộ thu có cân bằng, tiêu chí đạt/không đạt phải được định nghĩa ở mặt phẳng bên trong bộ thu chứ không phải ở đầu que đo.
Tách chu kỳ đọc và ghi — bài toán riêng của bus DDR
Trên một liên kết serial một chiều, mọi bit trên đường truyền đều do một bên phát ra. Bus DQ của DDR5 thì khác: cùng một sợi dây, lúc thì controller phát (ghi), lúc thì DRAM phát (đọc). Hai chiều này có nguồn phát khác nhau, trở kháng đầu ra khác nhau, đường dẫn khác nhau và vì thế đặc tính tín hiệu hoàn toàn khác nhau.
Nếu gộp chung tất cả các sườn thu được vào một giản đồ mắt, kết quả là hai phân bố khác nhau chồng lên nhau — một biểu đồ vô nghĩa, luôn tệ hơn cả hai thành phần của nó. Vì vậy tách chu kỳ đọc và ghi là bước bắt buộc, và nó phải được làm tự động vì lượng dữ liệu quá lớn để phân loại thủ công.
Phần mềm D9050DDRC của Keysight thực hiện đúng việc này: tự động tách chu kỳ đọc và ghi trước khi tính toán, sau đó chạy các phép đo hợp chuẩn về jitter, điện, timing DDR5 và giản đồ mắt, kèm phân tích thống kê riêng cho dữ liệu đọc và dữ liệu ghi để đánh giá biên độ dự trữ. Phần mềm chạy trên các dòng máy hiện sóng Infiniium V-Series, Z-Series và UXR-Series.
Yêu cầu về máy hiện sóng và probing DDR5
Keysight nêu rõ ba điều kiện tối thiểu cho phép đo hợp chuẩn phát DDR5 và LPDDR5: máy hiện sóng băng thông trên 25 GHz, số bit hiệu dụng (ENOB) cao, đầu dò băng thông rộng có ảnh hưởng tối thiểu lên tín hiệu đo, và bo interposer để chạm dò càng gần silicon càng tốt.
Con số 25 GHz không tuỳ tiện. Ở 6400 MT/s, tần số Nyquist là 3,2 GHz; hài bậc ba nằm ở 9,6 GHz và hài bậc năm ở 16 GHz. Muốn dựng lại sườn tín hiệu đủ trung thực để đo thời gian lên và jitter, máy phải bắt được ít nhất tới hài bậc năm cộng thêm phần lề — và đó là chưa tính tới các tốc độ cao hơn của những bản sửa đổi mới. Một máy hiện sóng 1 GHz hay 4 GHz đơn giản là không thể dùng cho bài đo này, dù nó vẫn rất hữu ích cho việc khác trên cùng bo mạch.
Về probing DDR5, đây thường là điểm thất bại thực sự của cả phép đo. Tín hiệu cần đo nằm ở các quả cầu hàn dưới gói BGA, không có testpoint. Ba cách tiếp cận:
Interposer BGA — chèn một bo mỏng giữa chip và bo mạch để dẫn tín hiệu ra. Keysight có bo interposer W5643A cho DDR5 x4/x8 dạng 78 quả cầu, dùng cho chạm dò bằng máy phân tích logic. Đây là cách cho tín hiệu trung thực nhất nhưng đòi hỏi thiết kế cơ khí phù hợp.
Đầu dò vi sai băng rộng gắn trực tiếp lên via hoặc điểm hàn, ví dụ họ InfiniiMax. Điểm cần chú ý là điện dung tải của đầu dò: mọi tải thêm vào đều làm thay đổi chính tín hiệu bạn định đo.
Thiết kế sẵn điểm đo từ đầu. Cách rẻ nhất và hiệu quả nhất vẫn là bàn với đội thiết kế PCB để chừa sẵn vị trí chạm dò ngay từ bản vẽ, thay vì tìm cách chen vào một bo đã hoàn thiện.
Sáu lưu ý thực hành khi kiểm thử DDR5
1. Kiểm tra nguồn trước khi nghi ngờ tín hiệu. Với biên độ 1,1 V, gợn nguồn vài chục mV đã ăn mất phần đáng kể của ngân sách nhiễu. Đo nhiễu đường nguồn trước khi kết luận về chất lượng kênh.
2. De-embed đường dẫn của interposer. Bo interposer tự nó là một đoạn kênh truyền; nếu không khử ảnh hưởng, bạn đang đo cả nó lẫn thiết bị.
3. Đo cả hai kênh con. Hai kênh con 32 bit độc lập có thể có biên độ dự trữ rất khác nhau, đặc biệt khi bố trí đường dây trên bo không đối xứng.
4. Đủ số lượng UI để thống kê có nghĩa. Jitter là đại lượng thống kê; kết luận rút từ vài nghìn UI không đủ để ước lượng đuôi phân bố, vốn mới là thứ quyết định tỷ lệ lỗi bit.
5. Ghi lại điều kiện nhiệt độ và tốc độ. Một kết quả DDR5 không kèm speed bin và nhiệt độ là kết quả không tái lập được.
6. Phân biệt lỗi hợp chuẩn với lỗi hệ thống. ECC trên die có thể che một tỷ lệ lỗi bit đáng kể, khiến hệ thống chạy ổn định trong khi tín hiệu đã ngoài giới hạn. Hệ thống chạy được không có nghĩa là thiết kế đạt chuẩn.
Chọn cấu hình đo DDR5 của Keysight
Đo hợp chuẩn phát DDR5 đầy đủ. Cần máy hiện sóng Infiniium trên 25 GHz. Máy hiện sóng Infiniium V-Series Keysight DSOV334A với băng thông 33 GHz vượt ngưỡng tối thiểu và nằm trong nhóm dòng máy được phần mềm D9050DDRC hỗ trợ. Ghép cùng đầu dò họ InfiniiMax và bo interposer phù hợp là cấu hình chuẩn cho phòng thí nghiệm bộ nhớ.
Cần dư địa cho các thế hệ kế tiếp. Khi tốc độ tiến tới 8800 MT/s và xa hơn, hoặc khi cùng một máy phải phục vụ cả DDR5 lẫn các giao thức serial tốc độ cao khác, máy hiện sóng Infiniium UXR-B Keysight UXR0204B cho biên độ dự trữ băng thông và ENOB lớn hơn.
Gỡ rối hệ thống, nguồn và tín hiệu điều khiển chậm. Đây là nơi một máy hiện sóng đa dụng vẫn rất có giá trị — và cũng là nơi nên dùng nó thay vì cố ép nó làm việc của máy 33 GHz. Máy hiện sóng Keysight MSOX3104G với các kênh logic tích hợp phù hợp để soi tín hiệu khởi tạo, chuỗi nguồn, I2C/SPI của PMIC trên mô-đun và các tín hiệu điều khiển tốc độ thấp. Nói rõ để tránh hiểu lầm: máy này không dùng cho phép đo hợp chuẩn eye và jitter của bus DQ DDR5.
Nguyên tắc chọn thiết bị vẫn như mọi bài đo tốc độ cao: xác định tần số hài cao nhất cần dựng lại, cộng lề, rồi mới chọn băng thông — đừng chọn ngược từ ngân sách.
Kết quả hợp chuẩn chỉ có giá trị khi máy còn trong hạn hiệu chuẩn
Phép đo DDR5 là phép đo biên độ dự trữ: bạn đang khẳng định thiết kế còn dư bao nhiêu ps và bao nhiêu mV so với giới hạn. Nếu bản thân máy đo trôi đặc tính về độ chính xác thời gian hoặc độ phẳng đáp tuyến, con số dự trữ đó sai — và cái sai này luôn nghiêng về hướng nguy hiểm, tức báo đạt khi thực tế không đạt.
Techmaster Electronics là đại lý uỷ quyền của Keysight tại Việt Nam và vận hành phòng thí nghiệm hiệu chuẩn theo ISO/IEC 17025, phục vụ cả thiết bị Keysight lẫn thiết bị hãng khác. Nếu bạn đang xây dựng năng lực kiểm thử DDR5 hoặc cần tư vấn về cấu hình máy hiện sóng, đầu dò và interposer, hãy liên hệ hotline 0908 173 345 để được kỹ sư ứng dụng hỗ trợ.
