facebook

Đo C-V MOS capacitor tần số cao: trích tox, Nsub và Dit

Một tụ MOS chỉ có ba lớp — kim loại, oxide, bán dẫn — nhưng đường cong điện dung theo điện áp của nó lại chứa gần như toàn bộ thông tin về chất lượng quy trình chế tạo: chiều dày lớp oxide, nồng độ pha tạp đế, điện tích cố định trong oxide, và mật độ bẫy tại mặt phân cách. Bài viết này đi qua cách đo C-V MOS ở tần số cao một cách bài bản: đọc ba vùng của đường cong, trích các tham số bằng công thức cụ thể, chọn ba phương pháp tính Dit tùy độ chính xác cần thiết, và tránh sáu cái bẫy khiến số liệu trông đẹp nhưng sai.

Đo C-V MOS capacitor cho biết những gì

Phép đo dùng đồng thời hai nguồn điện áp đặt lên cùng một cực cổng: một tín hiệu xoay chiều biên độ nhỏ để “hỏi” điện dung, và một điện áp một chiều được quét chậm để đẩy bề mặt bán dẫn qua các trạng thái khác nhau. Điện dung đo được tại mỗi điểm quét chính là đáp ứng của lớp điện tích bề mặt trước kích thích xoay chiều đó.

Vì lớp oxide có điện dung cố định còn lớp bán dẫn có điện dung thay đổi theo điện áp, đường cong thu được mang dấu vân tay của cả hai. Đây là lý do C-V bán dẫn vẫn là phép đo tiêu chuẩn để nghiệm thu một quy trình oxy hóa hay lắng đọng điện môi, dù kỹ thuật này đã có từ hàng chục năm.

Ba vùng của đường cong và ý nghĩa vật lý

Với đế loại p, quét điện áp cổng từ âm sang dương ta đi qua ba vùng.

Tích lũy (cổng âm mạnh): lỗ trống dồn về bề mặt, lớp bán dẫn hành xử như một điện cực dẫn điện. Điện dung đo được bằng chính điện dung oxide Cox — đây là giá trị dùng để tính chiều dày oxide.

Nghèo (cổng quanh 0 V): lỗ trống bị đẩy ra, hình thành vùng nghèo có điện dung nối tiếp với oxide. Tổng điện dung giảm dần khi vùng nghèo mở rộng. Độ dốc của đoạn này chứa thông tin về nồng độ pha tạp.

Đảo (cổng dương mạnh): lớp electron thiểu số hình thành tại bề mặt. Ở đây hành vi tách đôi tùy tần số — và đó chính là điểm mấu chốt của toàn bộ kỹ thuật. Ở tần số cao, hạt tải thiểu số không sinh và tái hợp kịp theo tín hiệu xoay chiều, nên điện dung bão hòa ở giá trị cực tiểu. Ở tần số rất thấp, chúng theo kịp và điện dung quay trở lại Cox.

Ba vùng của đường cong khi đo C-V MOS capacitor tần số cao
Tích lũy, nghèo và đảo — mỗi vùng của đường cong C-V cho một tham số khác nhau của cấu trúc MOS.

Trích chiều dày oxide và nồng độ pha tạp

Từ Cox đo trong vùng tích lũy, chiều dày oxide tính theo:

TOX(nm) = 107 × εox × A / Cox

với εox là hằng số điện môi của oxide (F/cm) và A là diện tích cổng (cm²). Công thức này đủ tin cậy với oxide tương đối dày; với lớp siêu mỏng, dòng rò xuyên hầm bắt đầu làm sai lệch kết quả.

Nồng độ pha tạp đế trích từ độ dốc của đường 1/C² theo điện áp cổng trong vùng nghèo:

NSUB = 2 / [ q × εs × A² × Δ(1/C²)/ΔVG ]

với q = 1,60219 × 10−19 C. Vì công thức lấy đạo hàm, nó rất nhạy với nhiễu: một đường cong lấy quá ít điểm hoặc quá nhiều nhiễu sẽ cho ra nồng độ pha tạp dao động vô lý dù đường cong nhìn bằng mắt vẫn “mượt”.

Điện áp dải phẳng VFB xác định gián tiếp qua điện dung dải phẳng:

CFB = [Cox × (εsA/λ) × 10²] / [Cox + (εsA/λ) × 10²]

trong đó độ dài Debye λ = √(εskT / q²N) × 10−2, với kT = 4,046 × 10−21 J ở 293 K. Tính được CFB rồi thì nội suy trên đường cong để tìm điện áp tương ứng. Cần lưu ý: phương pháp điện dung dải phẳng mất hiệu lực khi mật độ bẫy mặt phân cách đạt tới khoảng 1012–1013 trở lên.

Ba phương pháp trích Dit và giới hạn của từng cái

Phương pháp Terman dùng một đường cong tần số cao duy nhất, thường đo ở 100 kHz, rồi so sánh với đường cong lý thuyết của cấu trúc không có bẫy. Độ lệch điện áp theo trục hoành cho ra Dit. Ưu điểm là chỉ cần một lần quét. Nhược điểm nghiêm trọng: các hiệu ứng phi cân bằng trong bán dẫn khiến phương pháp này cho giá trị Dit cao hơn thực tế, đặc biệt ở các mức năng lượng xa vùng giữa dải cấm.

Phương pháp tần số cao – tần số thấp (Castagné và Vapaille), quen gọi là Hi-Lo, đo hai đường cong rồi lấy hiệu. Cấu hình kinh điển là 1 MHz cho đường tần số cao và 40 Hz cho đường tần số thấp. Ý tưởng: ở tần số thấp các bẫy mặt phân cách kịp đáp ứng và đóng góp thêm điện dung; ở tần số cao chúng không kịp. Hiệu giữa hai đường tỷ lệ trực tiếp với Dit. Đây là phương án cân bằng tốt nhất giữa công sức và độ tin cậy, và là mặc định hợp lý cho phần lớn phòng thí nghiệm.

Phương pháp điện dẫn (Nicollian–Brews) không nhìn vào điện dung mà nhìn vào thành phần điện dẫn song song Gp/ω, khảo sát theo tần số hoặc theo điện áp. Đây là phương pháp nhạy nhất, phân giải được cả hằng số thời gian bắt–nhả của bẫy, nhưng cũng tốn thời gian đo nhất vì phải quét tần số tại từng điểm điện áp.

Máy phân tích linh kiện bán dẫn Keysight B1500A đo C-V MOS và I-V
Máy phân tích linh kiện bán dẫn Keysight B1500A đo C-V MOS và I-V

Chọn tần số và mức tín hiệu

Dải thực dụng cho đo điện dung tần số cao là 1 kHz đến 10 MHz; đường quasi-static hoặc tần số rất thấp nằm ở 10 mHz đến 10 Hz. Trong dải 10 kHz đến 1 MHz, kết quả ổn định và lặp lại tốt ngay cả với các kim loại cổng có hoạt tính hóa học.

Vì sao 1 MHz trở thành mặc định công nghiệp? Vì nó đủ cao để hạt tải thiểu số chắc chắn không theo kịp — điều kiện cần để đường cong đúng nghĩa “tần số cao” — nhưng vẫn đủ thấp để điện trở nối tiếp của đế và tiếp xúc chưa chi phối phép đo.

Biên độ tín hiệu xoay chiều nên giữ nhỏ, thường vài chục mV. Biên độ lớn làm “nhòe” đường cong vì mỗi chu kỳ đo quét qua một khoảng điện áp rộng, làm tròn các đặc trưng sắc nét mà bạn đang cần đọc.

So sánh ba phương pháp trích Dit khi đo C-V bán dẫn
Terman, Hi-Lo và phương pháp điện dẫn: đánh đổi giữa công sức đo và độ tin cậy của giá trị Dit.

Sáu cái bẫy làm hỏng một phép đo C-V

1. Điện trở nối tiếp. Điện trở của đế, tiếp xúc mặt sau và que đo tạo thành thành phần nối tiếp làm điện dung đo được thấp hơn thực tế và đường cong bị méo. Phải bù bằng mô hình song song hoặc cải thiện tiếp xúc mặt sau.

2. Ánh sáng. Bán dẫn nhạy sáng; ánh sáng sinh hạt tải thiểu số và làm sai lệch hoàn toàn vùng đảo. Mọi phép đo phải thực hiện trong bóng tối hoàn toàn — hộp che sáng là thiết bị bắt buộc, không phải phụ kiện.

3. Nghèo sâu do quét quá nhanh. Khi quét từ tích lũy sang đảo, nếu thời gian trễ mỗi điểm quá ngắn thì tụ MOS không kịp sinh hạt tải thiểu số để hình thành lớp đảo. Điện dung tiếp tục giảm thay vì bão hòa — đó là nghèo sâu, không phải đặc tính thật của linh kiện.

4. Dòng rò. Biểu hiện qua hệ số tổn hao D tăng vọt. Khi D vượt khoảng 10, số đo không còn dùng được; vùng chấp nhận được là D dưới 0,1 đến 1 tùy tần số và thang dòng.

5. Sai diện tích cổng. Cả TOX và NSUB đều phụ thuộc diện tích A, trong đó NSUB phụ thuộc A². Sai 5% diện tích kéo theo sai 10% nồng độ pha tạp.

6. Bỏ qua hiệu chuẩn đồ gá. Điện dung ký sinh của đồ gá và cáp có thể cùng cỡ với điện dung của mẫu nhỏ. Hiệu chuẩn hở mạch và ngắn mạch tại chính đầu đồ gá là bước không được bỏ.

Chọn thiết bị Keysight theo bài toán

Với đo C-V thường quy trong dải kinh điển, máy đo LCR Keysight E4980A phủ 20 Hz đến 2 MHz với độ chính xác cơ bản 0,05%, quét danh sách 201 điểm và tốc độ đo nhanh 5,6 ms. Dải này bao trọn cả điểm 1 MHz cho đường tần số cao lẫn điểm 40 Hz cho đường tần số thấp của phương pháp Hi-Lo.

Khi cần vượt lên trên 2 MHz — đặc trưng hóa điện môi high-κ hoặc khảo sát tán sắc tần số — thì cần máy phân tích trở kháng Keysight E4990A. Máy phủ 20 Hz đến 120 MHz theo cấu hình nâng cấp dần (10/20/30/50/120 MHz), độ chính xác cơ bản ±0,08% và ±0,045% điển hình, dải trở kháng 25 mΩ đến 40 MΩ. Quan trọng với ứng dụng này: E4990A có nguồn phân cực một chiều tích hợp 0 đến ±40 V và 0 đến ±100 mA, nên không cần ghép thêm nguồn ngoài và bộ lọc phân cực.

Với phòng thí nghiệm cần cả I-V lẫn C-V trên cùng một mẫu, máy phân tích linh kiện bán dẫn Keysight B1500A là nền tảng phù hợp hơn. Máy có tới 10 khe mô-đun, độ phân giải dòng nhỏ nhất 0,1 fA, và bộ đo điện dung đa tần MFCMU tích hợp làm việc từ 1 kHz đến 5 MHz. Nó chạy được quét bậc thang, quét xung, lấy mẫu I-V, C-V, C-t và C-f, cùng các bộ bài kiểm tra độ tin cậy NBTI/PBTI, bơm điện tích và TDDB. Cách tiếp cận đo tham số trên wafer được chúng tôi trình bày chi tiết trong bài đo tham số bán dẫn trên wafer theo quy trình WLR và chuẩn JEDEC.

Kết luận

Một phép đo C-V MOS đáng tin cậy không nằm ở việc bấm nút quét, mà ở ba quyết định đưa ra trước đó: chọn tần số phù hợp với cơ chế vật lý cần quan sát, chọn phương pháp trích Dit tương xứng với độ chính xác thật sự cần, và kiểm soát các nguồn sai số hệ thống — điện trở nối tiếp, ánh sáng, tốc độ quét, hiệu chuẩn đồ gá. Ba quyết định đó quyết định đường cong của bạn là dữ liệu hay chỉ là hình vẽ.

Techmaster Electronics là đại lý ủy quyền Keysight tại Việt Nam, tư vấn cấu hình đo C-V từ máy đo LCR để bàn tới hệ phân tích tham số bán dẫn đầy đủ. Phòng hiệu chuẩn của chúng tôi được công nhận ISO/IEC 17025 — điều kiện cần để những con số femto-farad trong báo cáo của bạn có giá trị pháp lý. Hotline 0908 173 345.

Biên soạn bởi Khanh Nguyen — Marketing Manager, Techmaster Electronics JSC.

Leave a Reply

Your email address will not be published. Required fields are marked *

Liên hệ Techmaster
Liên hệ chúng tôi
support techmaster