Thử nghiệm NBTI và PBTI: đo trôi điện áp ngưỡng dưới ứng suất nhiệt-điện

Một con chip vượt qua kiểm tra xuất xưởng vẫn có thể chậm dần sau vài năm, vì điện áp ngưỡng của transistor bên trong trôi đi dưới tác động đồng thời của điện áp cổng và nhiệt độ. Thử nghiệm NBTI và PBTI tái tạo ứng suất nhiệt-điện đó trong phòng thí nghiệm, đo độ trôi theo thời gian rồi ngoại suy ra tuổi thọ.

Cái khó nằm ở thời điểm đo. Ngay khi bỏ ứng suất, một phần hư hại tự phục hồi, nên cùng một linh kiện có thể cho hai kết quả khác nhau chỉ vì hai hệ thống đo nhanh chậm khác nhau. Bài này giải thích vì sao thử nghiệm NBTI và PBTI phụ thuộc mạnh vào độ trễ đo, so sánh các phương pháp đo và cách chọn phần cứng.

Thử nghiệm NBTI và PBTI đo hiện tượng gì

NBTI (negative bias temperature instability) xảy ra ở PMOS khi cổng được phân cực âm so với drain, source và đế, cả ba giữ ở 0 V, trong một khoảng thời gian ở nhiệt độ cao. Sau ứng suất, trị tuyệt đối của V_th tăng và dòng I_D giảm. Theo ghi chú ứng dụng 5989-9963EN của Keysight, cơ chế chính xác vẫn còn tranh luận, nhưng suy giảm nặng hơn khi nhiệt độ cao hơn và oxide mỏng hơn.

Các nghiên cứu trên PMOS quy NBTI cho hai loại điện tích: bẫy tại giao diện Si/SiO₂ (N_it), hình thành khi điện trường mạnh cùng nhiệt độ cao làm đứt liên kết Si–H, và điện tích bị bẫy trong oxide (N_ot). Ở góc độ người đo, điểm quan trọng là độ trôi gồm một thành phần vĩnh viễn và một thành phần phục hồi rất nhanh. Muốn dự đoán tuổi thọ phải ngoại suy thành phần vĩnh viễn, nên khó khăn của phép đo nằm ở việc tách hai thành phần này.

PBTI: nMOS, high-k và MOSFET SiC

PBTI là phiên bản phân cực dương trên nMOS. Với nMOS dùng SiO₂ hoặc SiON, PBTI thường rất yếu: trong một nghiên cứu trên SiON, ΔV_th chỉ khoảng 4 mV dù trường quá áp khoảng 20 MV/cm. Keysight coi cả NBTI lẫn PBTI là mối lo then chốt khi quy trình dùng điện môi high-k. Còn MOSFET SiC công suất có V_th kém ổn định hơn linh kiện Si và phục hồi nhanh hơn.

Bài đo tham số bán dẫn trên wafer theo quy trình WLR đã đặt BTI cạnh các cơ chế hỏng hóc khác trong bức tranh độ tin cậy linh kiện; ở đây ta đi sâu vào riêng phép đo.

Phục hồi sau ứng suất làm sai lệch độ trôi điện áp ngưỡng

Ghi chú ứng dụng 5989-5711EN chỉ ra hai lỗi của quy trình NBTI truyền thống. Thứ nhất, điện áp ứng suất trở về 0 V trước và sau pha đo, cho linh kiện thời gian phục hồi. Thứ hai, phép đo V_th chậm nên linh kiện tiếp tục phục hồi ngay trong lúc quét. Con số thu được thuộc về một linh kiện đã hồi phục một phần, và mức suy giảm bị đánh giá thấp.

Độ lớn thành phần phục hồi phụ thuộc vào độ trễ từ lúc nhả ứng suất tới lúc đo, nên hai hệ thống có độ trễ khác nhau sẽ vẽ ra hai đường ΔV_th khác nhau trên cùng linh kiện. Vì vậy Keysight đặt yêu cầu đo trong vòng 1 µs sau khi bỏ ứng suất, và lấy mẫu quá trình phục hồi theo thang log tới 1000 s hoặc hơn. Trong ví dụ của tài liệu 5989-9963EN, I_D được lấy mẫu 10 điểm mỗi decade từ 0,5 µs tới 600 s trên một PMOS ở 125 °C.

Hệ thống ghép rời bộ phát xung, SMU và bộ chuyển mạch còn có thời gian chuyển mạch không ổn định và xung nhiễu tác động lên chính quá trình phục hồi. Khi báo cáo, độ trễ đo nên được ghi ngang hàng với điện áp và nhiệt độ ứng suất.

Ba cách đo: MSM, on-the-fly và MSM siêu nhanh

Mọi phương pháp đều xen kẽ pha ứng suất với pha đo theo thang thời gian log; khác biệt nằm ở pha đo kéo dài bao lâu và điện áp có rơi về 0 V hay không.

MSM thông thường: quét Id-Vg hoặc đo điểm I_D

Measure-stress-measure (MSM) kinh điển gồm đo đặc tuyến ban đầu, áp ứng suất, bỏ ứng suất, quét Id-Vg để lấy V_th, rồi lặp lại. Quét Id-Vg cho V_th trực tiếp nhưng tốn thời gian; đo điểm I_D tại một điện áp cổng cố định nhanh hơn, ít bị phục hồi hơn nhưng không cho V_th trực tiếp. Các cách trích V_th đã được phân tích trong bài trích điện áp ngưỡng Vth của MOSFET. Với BTI, cả ví dụ của Keysight (V_th tại I_D = 1 µA) lẫn quy trình JEP184 trong nghiên cứu SiC (tại I_D = 1 mA) đều dùng tiêu chí dòng không đổi.

MSM phù hợp khi so sánh tương đối giữa các lô. SMU Keysight B2902C có khoảng lấy mẫu tối thiểu 20 µs và độ phân giải đo 100 fA, nhưng khi pha đo là một phép quét nhiều điểm, tổng thời gian vẫn dài hơn nhiều so với 1 µs, nên số liệu cần đi kèm độ trễ đo thực tế.

Timing-on-the-fly: không để điện áp rơi về 0 V

Trong phương pháp timing-on-the-fly trên B1500A, cổng và drain chuyển từ mức ứng suất sang mức đo cùng một thời điểm, không rơi về 0 V, và I_D được lấy mẫu liên tục mỗi 100 µs, bắt đầu từ trước khi pha ứng suất kết thúc (ví dụ từ −500 µs tới 2,5 ms). Cách này dựa vào thời gian giữ âm của SMU và chế độ giữ bias sau khi lấy mẫu. Đầu ra là I_D theo log thời gian ứng suất, với thời gian ứng suất tối đa 10 000 s trong thư viện mẫu.

Nhược điểm cần biết: một nghiên cứu mô phỏng trên PMOS high-k lưu ý rằng độ trễ tại mốc thời gian 0 của phương pháp OTF tạo sai số cho ΔV_th, khiến dạng luật lũy thừa không xuất hiện ở giai đoạn ứng suất ngắn.

MSM siêu nhanh với mô-đun B1530A

Khi cần V_th mà không chấp nhận phục hồi, phần cứng phải đo trong cỡ micro giây. Mô-đun B1530A WGFMU của B1500A kết hợp bộ tạo dạng sóng độ phân giải 10 ns với phép đo dòng, áp đồng bộ 200 MSa/s, năm dải dòng từ 1 µA tới 10 mA. Trong ví dụ của Keysight, mỗi đường Id-Vg 71 điểm quét 2 µs mỗi điểm, xong trong 140 µs, nhiễu khoảng 1 nA rms ở dải 10 µA; đường quét 1 µs mỗi bước trùng khít đường quét 100 µs.

Tốc độ thực tế bị giới hạn bởi thời gian ổn định của dải dòng. Theo datasheet 5989-2785EN, đo 100 nA ở dải 1 µA cần 37 µs ổn định và cửa sổ đo 10 µs, còn dải 10 mA chỉ cần 125 ns và 20 ns. Chọn mức dòng định nghĩa V_th quá thấp là tự làm chậm phép đo. WGFMU còn tạo được ứng suất AC tới 1 MHz ở chu kỳ làm việc 50%, quan trọng vì ứng suất DC thuần cho tuổi thọ ước tính thấp hơn nhiều so với ứng suất AC.

Từ ΔVth tới tuổi thọ: luật lũy thừa, nhiệt độ và điện trường

Dữ liệu BTI thường được khớp với mô hình ΔV_th ≈ A₀·E_ov^γ·tⁿ, trong đó E_ov là trường quá áp, γ là hệ số gia tốc theo trường, n là số mũ thời gian, còn A₀ chứa phần kích hoạt nhiệt. Ví dụ đo bằng WGFMU của Keysight với ứng suất 100–1000 s cho đường khớp ΔV_th = 9,37·t^0,19 (mV), R² = 0,997. Trên MOSFET SiC, thành phần vĩnh viễn trong một nghiên cứu năm 2024 có cùng số mũ n = 0,27 ở mọi điện áp ứng suất khảo sát.

Tuổi thọ được định nghĩa qua một ngưỡng trôi: nghiên cứu trên SiON lấy thời điểm ΔV_th đạt 30 mV, rồi tìm điện áp quá áp cho tuổi thọ 10 năm. Phép ngoại suy trải qua nhiều decade nên nhiễu nhỏ cũng thành sai số lớn; Keysight coi 0,1 mV rms nhiễu V_th là mức chấp nhận được.

Những yếu tố làm kết quả thay đổi

• Điện áp phục hồi: số mũ thời gian đo được thay đổi theo mức điện áp áp trong pha đo.
• Dạng ứng suất: ứng suất dạng xung thường cho độ trôi thấp hơn ứng suất tĩnh vì linh kiện phục hồi một phần giữa các xung.
• Nhiệt độ: làm suy giảm nặng hơn nhưng cũng đẩy nhanh quá trình nhả bẫy.
• Điện môi cổng: PMOS có hàm lượng nitơ cao hơn trong lớp SiON cho NBTI kém hơn.

Tiêu chuẩn JEDEC: JESD241 cho CMOS, JEP184 cho SiC

Với CMOS silicon, JESD90 (quy trình đo NBTI cho MOSFET kênh P, ban hành 11/2004) đã bị huỷ tháng 9/2021 và được thay bằng JESD241 về đặc tính hoá BTI một chiều ở mức wafer. JESD241 đưa ra yêu cầu tối thiểu để so sánh nhất quán độ dịch V_th trung bình và không có tiêu chí đạt/không đạt.

JEP184 và hai chế độ đo trên MOSFET SiC

JEP184 được JEDEC công bố ngày 29/4/2021, đi kèm JEP183 về cách đo V_T của MOSFET SiC. Theo JEDEC, độ dịch đo được trên SiC có thể gồm trôi dài hạn, thay đổi V_T tức thời và hiện tượng trễ, nên quy trình ứng suất phải tách được các thành phần đó.

Một nghiên cứu năm 2024 trên MOSFET SiC 650 V ở 150 °C, đo bằng B1505A, so sánh hai chế độ của JEP184. Chế độ transistor: sau mỗi pha ứng suất có xung điều hoà dương 100 ms, rồi quét Id-Vg mất vài giây. Chế độ diode: cổng nối tắt với drain, máy ép dòng ngưỡng và đọc điểm trong khoảng 10 ms. Chế độ diode cho ΔV_th lớn hơn, rõ nhất ở điện áp ứng suất thấp như 30 V, vì bẫy nông chưa kịp nhả điện tích. Ở 25 V, độ trôi phục hồi hoàn toàn trong vài giờ; ở 35 V, phần trôi vẫn còn sau khoảng 83 giờ phục hồi.

Chọn thiết bị Keysight cho thử nghiệm NBTI và PBTI

Mục tiêu	Phương pháp	Cấu hình
Tách phần phục hồi nhanh trên wafer	MSM siêu nhanh, ứng suất DC và AC	B1500A + mô-đun B1530A
Theo dõi ID liên tục, không rơi về 0 V	Timing-on-the-fly, lấy mẫu 100 µs	B1500A với SMU
BTI trên MOSFET SiC	JEP184 chế độ transistor hoặc diode	B1505A
So sánh lô linh kiện rời	MSM thông thường	B2902C hoặc B2912C

Keysight B1500A có 10 khe cắm, dải đo từ 0,1 fA tới 1 A, và EasyEXPERT group+ có sẵn bài thử NBTI/PBTI. Thời gian giữ âm của SMU từ −90 ms tới −100 µs cho phép chạy timing-on-the-fly; khi cần đo cỡ micro giây, lắp thêm tối đa năm mô-đun B1530A với bốn bài thử BTI kết hợp ứng suất DC hoặc AC.

Keysight B1505A dành cho linh kiện công suất: tới 10 kV và 1500 A, xung ngắn tới 10 µs, lấy mẫu 2 µs, đo nhiệt tự động từ −50 tới +250 °C, và hỗ trợ đo V_th, BTI-V_th của MOSFET SiC theo chuẩn JEDEC.

Với MSM trên linh kiện rời, SMU hai kênh là cấu hình gọn: một kênh cho cổng, một kênh cho drain. B2902C cho ±210 V, ±3 A DC và độ phân giải 100 fA; Keysight B2912C cùng dải công suất nhưng phân giải 10 fA và lấy mẫu 10 µs, hợp khi mức dòng định nghĩa V_th thấp. Cả hai không đạt tốc độ đo cỡ 1 µs.

Kết luận

Thử nghiệm NBTI và PBTI chỉ cho con số dùng được khi độ trễ đo được kiểm soát và ghi lại như một điều kiện thử. Chọn phương pháp theo câu hỏi cần trả lời: MSM để so sánh tương đối, on-the-fly để theo dõi liên tục, MSM siêu nhanh khi cần V_th không mất phần phục hồi, JEP184 cho MOSFET SiC.

Độ tin cậy của mọi phép đo đó bắt đầu từ thiết bị còn trong dung sai. Techmaster Electronics là đại lý uỷ quyền của Keysight tại Việt Nam, vận hành phòng hiệu chuẩn theo ISO/IEC 17025 và hỗ trợ hiệu chuẩn máy phân tích thông số bán dẫn, bộ nguồn-đo SMU và máy phân tích linh kiện công suất. Để được tư vấn cấu hình thử nghiệm BTI hoặc đặt lịch hiệu chuẩn, vui lòng liên hệ hotline 0908 173 345.

Biên soạn bởi Khanh Nguyen — Marketing Manager, Techmaster Electronics JSC.