Đo tham số bán dẫn trên wafer là bước kiểm tra cuối cùng trước khi một lô wafer được coi là đạt. Nó trả lời hai câu hỏi rất khác nhau: linh kiện hôm nay có đúng thông số không, và linh kiện đó sẽ sống được bao lâu ở điều kiện vận hành thực. Câu hỏi thứ nhất thuộc về parametric test; câu hỏi thứ hai thuộc về WLR — wafer level reliability. Bài viết này đi vào cả hai: cơ chế hỏng hóc cần bắt, chuẩn JEDEC tương ứng, yêu cầu phần cứng để đo được dòng cỡ femto-ampe, và cách chọn cấu hình đo phù hợp.
Đo tham số bán dẫn là gì và vì sao phải làm ngay trên wafer
Parametric test là phép đo các thông số điện cơ bản của cấu trúc thử nghiệm (test structure) đặt trong đường cắt scribe line giữa các die: điện áp ngưỡng Vth, dòng bão hoà Idsat, độ dẫn gm, điện trở tiếp xúc, điện trở sheet, dòng rò cổng, điện dung oxide. Đây là các đại lượng mô tả quy trình chế tạo chứ không phải chức năng của chip, nên chúng phát hiện trôi quy trình sớm hơn nhiều so với test chức năng.
WLR đi thêm một bước: thay vì đo linh kiện ở trạng thái bình thường, ta ép nó bằng điện áp hoặc dòng cao hơn nhiều mức vận hành, đo thời gian tới khi hỏng, rồi ngoại suy ngược về điều kiện thực. Lý do phải làm trên wafer thay vì trên linh kiện đã đóng gói rất thực dụng: vòng phản hồi ngắn hơn hàng tuần, chi phí thấp hơn nhiều lần, và quan trọng nhất là kết quả gắn trực tiếp với vị trí vật lý trên wafer — biết được lỗi tập trung ở tâm hay ở rìa là biết nên chỉnh bước quy trình nào.
Bốn cơ chế hỏng hóc mà WLR phải bắt được
TDDB — đánh thủng điện môi phụ thuộc thời gian. Lớp gate oxide mỏng chịu điện trường cao sẽ tích luỹ khuyết tật cho tới khi hình thành đường dẫn dòng xuyên qua. Đây là cơ chế được chuẩn hoá kỹ nhất trong WLR.
HCI — tiêm hạt tải nóng. Hạt tải được gia tốc trong vùng điện trường mạnh gần drain có đủ năng lượng để chui vào lớp oxide, tạo trạng thái bẫy và làm trôi Vth, giảm gm. HCI nặng nhất ở nhiệt độ thấp — ngược trực giác so với hầu hết cơ chế lão hoá khác.
NBTI — bất ổn nhiệt độ dưới phân cực âm. Xuất hiện ở PMOS phân cực cổng âm tại nhiệt độ cao, làm trôi Vth theo thời gian và phục hồi một phần khi bỏ stress — chính đặc tính phục hồi này khiến phép đo NBTI đòi hỏi chuyển mạch stress–đo rất nhanh.
EM — điện di. Dòng điện mật độ cao kéo nguyên tử kim loại trong đường dẫn, tạo hốc rỗng và ụ kim loại, dẫn tới hở mạch hoặc ngắn mạch. Ở mức wafer, EM được đo bằng phương pháp đẳng nhiệt: gia nhiệt cấu trúc bằng chính dòng thử và giữ nhiệt độ không đổi bằng vòng điều khiển.
Nguyên tắc chung về điều kiện ép: dòng không đổi ở nhiệt độ cao dùng cho điện di và độ tin cậy điện môi; điện áp không đổi ở nhiệt độ thấp hoặc cao dùng cho hạt tải nóng.
Chuẩn JEDEC nào quy định phép đo nào
Với thử nghiệm điện môi mỏng ở mức wafer, tài liệu gốc là JESD35 — Procedure for Wafer-Level Testing of Thin Dielectrics. Chuẩn này mô tả ba quy trình: V-Ramp (quét điện áp tăng dần tới khi thủng), J-Ramp (quét mật độ dòng tăng dần) và Bounded J-Ramp tức dòng không đổi có chặn. Ba quy trình cho ba loại thông tin khác nhau: V-Ramp nhanh và hợp cho kiểm soát sản xuất, còn dòng không đổi cho phép trích tham số tuổi thọ dùng để ngoại suy.
Một chi tiết cập nhật quan trọng mà nhiều tài liệu nội bộ chưa theo kịp: hai phụ lục JESD35-1 (hướng dẫn thiết kế cấu trúc thử nghiệm) và JESD35-2 (tiêu chí thử nghiệm) đã bị JEDEC thu hồi vào tháng 6/2024 và được thay thế bằng JESD263. Nếu quy trình kiểm soát chất lượng của bạn còn viện dẫn JESD35-1/-2, đây là mục cần sửa trong lần soát xét tài liệu gần nhất.
Với hạt tải nóng, JESD28 cùng Addendum No.1 đưa ra kỹ thuật phân tích dữ liệu suy giảm MOSFET kênh N. Với điện di mức wafer, chuẩn tương ứng là JESD61.
Vì sao phần cứng đo phải xuống tới femto-ampe
Dòng rò cổng của một cấu trúc MOS diện tích nhỏ ở điện áp dưới ngưỡng thủng có thể nằm ở mức pico-ampe hoặc thấp hơn. Muốn phân biệt được xu hướng tăng dần của dòng rò — dấu hiệu sớm của suy thoái điện môi — thiết bị phải có nền nhiễu thấp hơn tín hiệu quan tâm ít nhất một bậc. Đây chính là lý do parametric test dùng SMU chứ không dùng nguồn và đồng hồ rời; nếu bạn chưa quen kiến trúc nguồn-đo tích hợp, bài SMU là gì và nguyên lý đo dòng rò pico-ampe giải thích phần nền tảng.
Máy phân tích I-V chính xác Keysight E5270B là ví dụ điển hình của lớp thiết bị này: mainframe 8 khe cắm, độ phân giải dòng xuống tới 0.1 fA, dải đo 0.1 fA – 1 A và 0.5 µV – 200 V. Mainframe có sẵn khối đất tích cực GNDU ép 0 V và hút dòng tới 4 A — cần thiết khi đo linh kiện công suất mà đường về đất không được phép trôi áp. Người dùng cấu hình khe cắm bằng ba loại module: HRSMU độ phân giải cao, MPSMU công suất trung bình và HPSMU công suất cao.
Chọn cấu hình: E5270B, B1500A hay 4156C
Ba dòng máy phục vụ ba bài toán khác nhau, và chọn sai thì hoặc thiếu năng lực hoặc thừa chi phí.
Chỉ cần I-V thuần tuý, số kênh vừa phải, ưu tiên độ nhạy dòng — chọn E5270B. Tám khe cắm đủ cho hầu hết cấu trúc thử nghiệm 4 đến 6 đầu dò, và toàn bộ tài nguyên dồn vào chất lượng phép đo dòng một chiều.
Cần cả I-V lẫn C-V trên cùng một điểm chạm dò — chọn Keysight B1500A. Đây là mainframe 10 khe, hỗ trợ tới 10 kênh, base 200 V / 1 A, và quan trọng nhất là nhận được module MFCMU đo điện dung đa tần với dải tần AC 1 kHz – 5 MHz. Với WLR, khả năng đo C-V ngay tại chỗ có giá trị thực tế: điện dung oxide cho biết diện tích hiệu dụng và độ dày điện môi, hai đại lượng phải biết để chuẩn hoá kết quả TDDB giữa các lô. B1500A cũng hỗ trợ pulsed/dynamic I-V — cần cho các phép đo NBTI đòi hỏi chuyển nhanh giữa pha stress và pha đo.
Cần một máy phân tích tham số bàn làm việc cho phòng thí nghiệm hoặc đào tạo — Keysight 4156C vẫn là lựa chọn hợp lý cho đặc trưng hoá linh kiện rời và các bài thực hành, khi khối lượng đo không đòi hỏi tự động hoá theo wafer.
Cả E5270B và B1500A đều chạy phần mềm EasyEXPERT, nên quy trình đo viết cho máy này chuyển sang máy kia không phải làm lại từ đầu — điểm đáng cân nhắc nếu phòng lab dự kiến mở rộng dần.
Sáu lưu ý thực hành khi đo tham số bán dẫn trên wafer
1. Cáp và chắn nhiễu quyết định sàn nhiễu. Ở mức femto-ampe, dòng rò của chính sợi cáp và của đầu dò có thể lớn hơn tín hiệu. Dùng cáp triaxial có guard tới sát đầu dò, không cắt ngắn phần guard.
2. Cho phép thời gian ổn định trước khi lấy mẫu. Điện dung ký sinh nạp xong mới đo được dòng thật; đo quá sớm cho ra dòng nạp chứ không phải dòng rò.
3. Kiểm soát ánh sáng và nhiệt độ chuck. Ánh sáng buồng dò sinh dòng quang trong cấu trúc bán dẫn hở; nhiệt độ chuck trôi vài độ đủ làm sai lệch ngoại suy tuổi thọ.
4. Đặt giới hạn tuân thủ trước mọi phép đo phá huỷ. TDDB là phép đo phá huỷ có chủ đích, nhưng giới hạn dòng sai có thể phá luôn cả đầu dò.
5. Ghi lại vị trí die. Dữ liệu WLR không có toạ độ wafer thì mất phần lớn giá trị chẩn đoán.
6. Đủ mẫu để phân bố có nghĩa. Thời gian tới hỏng là đại lượng thống kê; kết luận rút từ vài điểm đo không đủ để ngoại suy tuổi thọ.
Độ tin cậy của phép đo bắt đầu từ hiệu chuẩn
Toàn bộ chuỗi lập luận ở trên — từ dòng rò femto-ampe tới ngoại suy tuổi thọ nhiều năm — đều dựa trên giả định rằng thiết bị đo đang nói thật. Giả định đó chỉ đứng vững khi máy được hiệu chuẩn định kỳ theo chuẩn liên kết chuẩn quốc gia. Với thiết bị đo tham số bán dẫn, hạng mục cần chú ý nhất là độ chính xác dòng ở các dải thấp và độ ổn định của nguồn áp ở dải cao, vì đây là hai thông số trực tiếp đi vào kết quả WLR.
Techmaster Electronics là đại lý uỷ quyền của Keysight tại Việt Nam và vận hành phòng thí nghiệm hiệu chuẩn theo ISO/IEC 17025, phục vụ cả thiết bị Keysight lẫn thiết bị hãng khác. Nếu bạn đang xây dựng năng lực đo tham số bán dẫn hoặc cần soát xét lại quy trình WLR hiện có, hãy liên hệ hotline 0908 173 345 để được kỹ sư ứng dụng tư vấn cấu hình và lịch hiệu chuẩn phù hợp.
